isis中突然发现很奇怪的事情

[birdthree]

我用isis调试c51的时候发现


P0端初始既不是高电平也不是低电平，

而P1 P2端口初始都为高电平

[Ejack79]

引用

后来仔细查了一下，引脚的内部结构是不同的，P0很特别的需要一个电阻

是的，P0口严格意义上来说不具内部上拉。

引用

顺便又想到，RD WR这两个引脚的功能，能用别的引脚替代么？？？
如果不能，LCD MAX232都要用RE和WR，那可怎么办呢 ？？

FPGA/CPLD有硬件EPI/UART/SPI/SDIO吗？没有，但都可以“造”出来。
只要IO口速度够快，什么时序都是能够模拟出来的。
被控设备才不管你是否根红苗正，只要信号满足偶的电气要求和时序要求即可。

[birdthree]

后来仔细查了一下，引脚的内部结构是不同的，P0很特别的需要一个电阻

顺便又想到，RD WR这两个引脚的功能，能用别的引脚替代么？？？

如果不能，LCD MAX232都要用RE和WR，那可怎么办呢 ？？

[schlafenhamster]

P0口作总线时是3态输出，所以有一个不高不低的。