社区
硬件设计
帖子详情
XILINX CPLD求助
sunjia_wang
2011-03-08 09:33:19
各位高手,高手,高高手们:新手使用XILINX的 XC95288,有个问题求助:我从一块XC95288上readback后,保存成.jed文件,然后再烧入到另外一个片子后,另外这个片子就不能readback了,然后我擦除写入的这个文件后,就又能readback了,这是为什么呢?如果说原来的片子上加密了,可为什么可以读出呢?我用的是ISE12.2
谢谢各位不吝赐教!!
...全文
261
4
打赏
收藏
XILINX CPLD求助
各位高手,高手,高高手们:新手使用XILINX的 XC95288,有个问题求助:我从一块XC95288上readback后,保存成.jed文件,然后再烧入到另外一个片子后,另外这个片子就不能readback了,然后我擦除写入的这个文件后,就又能readback了,这是为什么呢?如果说原来的片子上加密了,可为什么可以读出呢?我用的是ISE12.2 谢谢各位不吝赐教!!
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
4 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
sunjia_wang
2011-03-09
打赏
举报
回复
当然没有,用impact烧写的啊,加密选项肯定没选啊!
jnwsh
2011-03-08
打赏
举报
回复
你readback的jed,下载到另外的芯片里头能工作吗?据我所知,cpld比fpga的优点之一就是其逻辑是在cpld内部,而不是像fpga那样放在sram里头,你竟然能读出来。
Great_Bug
2011-03-08
打赏
举报
回复
也许你的烧写工具自动使用了加密选项。。。。。。
sunjia_wang
2011-03-08
打赏
举报
回复
我是新手,我认为CPLD就像GAL一样啊,可以读出其内部的熔丝图的啊!
下来的东西我就是像烧到新的片子里工作的,可是烧完了就不能readback了,觉得很奇怪!
【转】
Xilinx
和Altera的FPGA的对比
Xilinx
和Altera的FPGA的对比 [原创文章,转载请注明出处tengjingshu] 老板布置了一个任务:搞一个符合要求的DDS(直接数字频率合成),其中要求DDS存储波形的ROM地址要48位,天啊,这可是2的48次这么多...
为FPGA设计添加复位功能的注意事项
在这种情况下,综合工具将不得不使用其他资源,或者它甚至可能
求助
于使用可用构建块的组合来实现所需的设计。如您所见,FPGA 的低级特性是固定的,但是一旦配置了这些设计元素,我们就可以按照我们想要的方式将它们...
Linux系统时间和时序,关于建立时间(setup time)保持时间(hold time)以及时序的一些问题集合...
:
求助
建立时间和保持:;page=1同步电路设计中clockskew的分析:关于Design Compiler 中的建立保持时间:Author:pythonlong:http://bb2hh.blogbus.com/logs/20463915.html建立时间和保持时间图1建立时间(set...
关于建立保持时间以及时序的一些问题集合
【面试集锦】setup/holdviolation解决办法: http://www.socvista.com/bbs/viewthread.php?tid=705&page=1 【面试集锦】什么是Setup和Holdup时间?: ...
求助
建立时间和保持:http://www.s
webpack配置(webpack配置文件)
求助
快速服务,我们提供直接的网络工具支持信息包,请与您当地的
xilinx
代表处联系购买。 [返回页首] 4. ise webpack将在什么时候更新? ise webpack 是
xilinx
软件配置规划的一部分. ise webpack 将使用与ise ...
硬件设计
6,127
社区成员
11,292
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章