求帮助，高手解决verilog设计数字滤波器时滤波器的系数是怎么得到的？

硬件/嵌入开发 > 硬件设计
收藏 回复
[问题点数：40分，结帖人jiayinta]
更多帖子
私信 空间 博客
jiayinta
等级
本版专家分：0
结帖率 100%
module fir8(out,in,clk,rst);
parameter size_in = 8;
parameter size_out = 2*size_in+1;
//这下面的滤波器系数是怎么得到的？有什么作用，设计高通，带通，带阻滤波器时，是要确定这儿的系数吗？
parameter h0 = 8'd7;
parameter h1 = 8'd17;
parameter h2 = 8'd32;
parameter h3 = 8'd46;
parameter h4 = 8'd52;
parameter h5 = 8'd46;
parameter h6 = 8'd32;
parameter h7 = 8'd17;
parameter h8 = 8'd7; 
output [size_out-1:0] out;
input [size_in-1:0] in;
input clk,rst;
reg [size_in-1:0] samples1;
reg [size_in-1:0] samples2;
reg [size_in-1:0] samples3;
reg [size_in-1:0] samples4;
reg [size_in-1:0] samples5;
reg [size_in-1:0] samples6;
reg [size_in-1:0] samples7;
reg [size_in-1:0] samples8;
assign out = h0*in+h1*samples1+h2*samples2+h3*samples3+h4*samples4+h5*samples5+h6*samples6+h7*samples7+h8*samples8;
always@ (posedge clk or negedge rst)
if(rst==0)
beginsamples1<=0;
samples2<=0;
samples3<=0;
samples4<=0;
samples5<=0;
samples6<=0;
samples7<=0;
samples8<=0;
endelsebeginsamples1<=in;
samples2<=samples1;
samples3<=samples2;
samples4<=samples3;
samples5<=samples4;
samples6<=samples5;
samples7<=samples6;
samples8<=samples7 ;
endendmodule
只看楼主 引用 举报 楼主 收起
展开阅读全文
私信 空间 博客
哈皮歪詩
等级
本版专家分：1302
Those coefficients have nothing to do with the verilog .Verilog is just a way to implement the filter. You should ask your system engineer, or use Matlab to see the filter spectrum to determine the characteristics of your filter.

As for the implementation itself, the best way to implement a FIR is transposed structure. (Transposed structure is scalable, which could avoid the big tree adder you have in your above code. Please Google for more detail.)
只看TA 引用 举报 #1得分 0
更多帖子
私信 空间 博客
jiayinta
等级
本版专家分：0
这是低通滤波器，那么是通过什么来实现低通而不是高通？
只看TA 引用 举报 #2得分 0
私信 空间 博客
哈皮歪詩
等级
本版专家分：1302
引用 2 楼 jiayinta 的回复:
这是低通滤波器，那么是通过什么来实现低通而不是高通？


If as you said, it is a LPF, then that's because these coefficients are designed such that mathematically high freq components will be damped after convolution with these coefficients. That's why you have to find your answer by inputting these coefficients into Matlab or any other math tools. 
只看TA 引用 举报 #3得分 40
更多帖子
私信 空间 博客
jiayinta
等级
本版专家分：0
呵呵，我现在明白了，可是我用matlab设计得到的系数是浮点数，还要弄成整数吗？
只看TA 引用 举报 #4得分 0
私信 空间 博客
哈皮歪詩
等级
本版专家分：1302
引用 4 楼 jiayinta 的回复:
呵呵，我现在明白了，可是我用matlab设计得到的系数是浮点数，还要弄成整数吗？


Yes, you have to convert float point to integer
只看TA 引用 举报 #5得分 0
更多帖子
私信 空间 博客
jiayinta
等级
本版专家分：0
module iir_cascsde_2(clk,rst,in,out);
input clk;
input rst;
input [15:0] in;
output [15:0] out;
wire [15:0] y1_out;

parameter a1_1 = 36504;
parameter a1_2 = -23396;
parameter b1_1 = 0;
parameter b1_2 = 32768;

parameter a2_1 = 0;
parameter a2_2 = 58832;
parameter b2_1 = 32768;
parameter b2_2 = 36054;

sub2 sub2_1(.clk(clk),.rst(rst),.a1(a1_1),.a2(a1_2),.b1(b1_1),.b2(b1_2),.x_in(in),.y_out(y1_out));
sub2 sub2_2(.clk(clk),.rst(rst),.a1(a2_1),.a2(a2_2),.b1(b2_1),.b2(b2_2),.x_in(y1_out),.y_out(out));

endmodule

module sub2(clk,rst,a1,a2,b1,b2,x_in,y_out);
input clk;
input rst;
input [15:0] a1;
input [15:0] a2;
input [15:0] b1;
input [15:0] b2;
input [15:0] x_in;
output [15:0] y_out;

reg [47:0] x_temp;
reg [47:0] y_temp;
wire [31:0] x_t;
wire [31:0] y_t;

always @ (posedge clk) begin
if(!rst) begin
x_temp <= 0;
y_temp <= 0;
end
else
begin
x_temp[47:0] <= {x_temp[31:0],x_in};
y_temp[47:0] <= {y_temp[31:0],x_t[31:16]};
end
end
assign x_t = rst ? x_temp[47:32]*a2 + x_temp[31:16]*a1 + x_temp[15:0] : 0;
assign y_t = rst ? y_temp[47:32]*b2 + y_temp[31:16]*b1 + y_temp[15:0] : 0;

assign y_out[15:0] = y_t[31:16];
endmodule 
这里的y_out为什么取得y_t的高16位，那低16位没有用吗？
只看TA 引用 举报 #6得分 0
私信 空间 博客
哈皮歪詩
等级
本版专家分：1302
引用 6 楼 jiayinta 的回复:
module iir_cascsde_2(clk,rst,in,out);
input clk;
input rst;
input [15:0] in;
output [15:0] out;
wire [15:0] y1_out;

parameter a1_1 = 36504;
parameter a1_2 = -23396;
parameter b1_1 = 0;
par……


You drop the lower 16 bits since they are less significant. 
只看TA 引用 举报 #7得分 0
私信 空间 博客
whybb101
等级
本版专家分：0
数字滤波器的系数是用MATLAB算好了用的
只看TA 引用 举报 #8得分 0
更多帖子
私信 空间 博客
jiayinta
等级
本版专家分：0
引用 7 楼 hahahaha_hax4 的回复:
引用 6 楼 jiayinta 的回复:

module iir_cascsde_2(clk,rst,in,out);
input clk;
input rst;
input [15:0] in;
output [15:0] out;
wire [15:0] y1_out;

parameter a1_1 = 36504;
parameter a1_2 = -23396;
p……

为什么这16位就相对次要些了？而高16位就重要些？
只看TA 引用 举报 #9得分 0
收起
收藏 回复
jiayinta

等级：

关注 私信 TA的帖子
FPGA/Verilog 设计FIR滤波器

文章目录FPGA/Verilog 设计FIR滤波器前言设计目标基础知识数字滤波器FIR滤波器具体实现matlab-获取FIR抽头系数matlab-产生波形数据FPGA-导入波形数据FPGA - FIR结构设计part1-移位寄存器part2-乘法器part3-加法器...

FPGA数字信号处理（六）直接型IIR滤波器Verilog设计

本文将简单介绍另一种数字滤波器——IIR滤波器的原理，详细介绍使用Verilog HDL设计直接型IIR滤波器的方法，下一篇会介绍如何用Verilog HDL设计级联型IIR滤波器。 数字滤波器 数字滤波器从实现结构上划分，有...

基于verilog的fir滤波器设计

该模块实现的是8阶对称系数的并行fir滤波器设计。

(多图) 基于Verilog HDL的FIR数字滤波器设计与仿真

引言：数字滤波器是语音与图像处理、模式识别、雷达信号处理、频谱分析等应用中的一种基本的处理部件，它能满足波器对幅度和相位特性的严格要求，避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。...

串行FIR滤波器---Verilog设计

数字滤波器 数字滤波器从实现结构上划分，有FIR和IIR两种。FIR的特点是：线性相位、消耗资源多；IIR的特点是：非线性相位、消耗资源少。由于FIR系统的线性相位特点，设计中绝大多数情况都采用FIR滤波器。 线性相位...

FIR滤波器设计（包括Verilog HDL设计以及MATLAB设计）

FIR滤波器设计 滤波器原理：滤波器就是对特定的频率或者特定频率以外的频率进行消除的电路，被广泛用于通信系统和信号处理系统中。从功能角度，数字滤波器对输入离散信号的数字代码进行运算处理，以达到滤除频带外...

FPGA数字信号处理（二）并行FIR滤波器Verilog设计

本文将简单介绍FIR滤波器的原理，详细介绍使用Verilog HDL设计并行FIR滤波器的流程和方法。接下来几篇会介绍串行结构FIR的Verilog设计、使用Quartus和Vivado的IP核设计FIR的方法。 数字滤波器 数字滤波器...

基于matlab FPGA verilog的FIR滤波器设计

FPGA verilog的FIR滤波器设计（原创）" title="基于matlab FPGA verilog的FIR滤波器设计（原创）" style="margin:0px; padding:0px; border:0px; list-style:none"> FPGA verilog的FIR滤波器设计（原创）" ...

FPGA数字信号处理（十六）单级CIC滤波器Verilog设计

本文将详细介绍使用Verilog HDL设计单级CIC滤波器的方法。接下来几篇会介绍多级CIC滤波器的Verilog设计、使用Quartus和Vivado的IP核设计CIC的方法。 多速率信号处理的相关知识可以参考：“FPGA数字信号处理（十五）...

FPGA数字信号处理（三）串行FIR滤波器Verilog设计

本文将在上一篇“FPGA数字信号处理（二）并行FIR滤波器Verilog设计” https://blog.csdn.net/fpgadesigner/article/details/80594627的基础上，继续介绍串行结构FIR滤波器的Verilog HDL设计方法。 串行FIR 并行...

FPGA数字信号处理（七）级联型IIR滤波器Verilog设计

该篇是FPGA数字信号处理的第七篇，上一篇介绍了直接型IIR滤波器的原理，详细介绍使用Verilog HDL设计直接型IIR滤波器的方法。本文会介绍如何用Verilog HDL设计级联型IIR滤波器。级联型IIR计算速度快，占用资源少，比...

Verilog实现FIR滤波器

1、FIR滤波器简介 不追究FIR滤波器的深层含义，我们只关注如何实现；可以看出，FIR滤波器的本质就是延迟、系数相乘与求和，如下图： 2、设计 基于以上分析，按照三级流水实现FIR滤波器设计：信号延迟-系数...

数字IC设计——FIR滤波器（二）（低通FIR滤波器的Verilog实现）

数字IC设计——低通FIR滤波器的Verilog实现（一） 用Verilog实现一个3-tap低通FIR滤波器，输入输出为8bit无符号数，滤波器系数[1/4 1/2 1/4] module fir_lpf_3tap ( input clk, input rst_n, input [7:0] din, ...

二阶IIR滤波器的verilog的实现

本资源用verilog实现 二阶IIR滤波器，通过vivado仿真，代码可用，代码中的滤波器系数要通过matlab的fdatool生成。

FIR滤波原理及verilog设计

FIR（Finite Impulse Response）Filter：有限冲激响应滤波器，又称为非递归线性滤波器。 FIR滤波器的冲击响应是一个值为滤波器抽头系数的采样序列，其脉冲响应由有限个采样值构成。长度（抽头数）为N+1、阶数为N的...

Verilog上机实验题目3：FIR滤波器

[Verilog上机实验题目1：8位数字显示的简易频率计] [Verilog上机实验题目2：11位巴克码序列峰值检测器] [Verilog上机实验题目3：FIR滤波器] [Verilog上机实验题目4：哈夫曼编码器] FIR滤波器的设计 滤波器就是对...

Verilog实现fir和iir滤波器的细节问题

最近要求用fpga仿真fir和iir滤波器并比较它们的性能。fir一天即完成，而iir花了近一个多上星期才搞出来，没有想象中这么简单，需要考虑很多细节。...1、 考虑好输入是有符号的，滤波器系数也是有符

Fir低通滤波器（Verilog手写代码）

Fir低通滤波器（Verilog手写代码） 对于fir低通滤波器，现在很多视频上讲的都是调用IP核，的确，firIP核既简单又快捷，而且效果还不错，但是在使用上也会受限，毕竟他的抽头系数是先固定好的。现在小编来教大家用...

(多图) 基于FPGA的FIR数字滤波器设计与仿真

数字滤波是重要环节，它能满足滤波器对幅度和相位特性的严格要求，克服模拟滤波器所无法解决的电压和温度漂移以及噪声等问题。而有限冲激响应FIR滤波器在设计任意幅频特性的同时能够保证严格的线性相位特性。利...

学会System Generator（2）数字滤波器设计

本文将以一个简单的数字滤波器的设计为主题，介绍Sysgem Generator的完整设计流程，同时详细介绍使用到的各个block。 本设计使用到的block 1.Xilinx block： Digital FIR Filter（-&amp;amp;amp;amp;...

关于FIR滤波器的系数

频率采样实现是FIR滤波器的另一种结构方式，其中描述滤波器的参数为所求的频率响应的参数，而不是冲激响应h(n)。为了得到频率采样结构，我们通过等间隔的频率采样指定所需要的频率响应。 我们可以使用MATLAB中的...

Matlab 生成fir滤波器抽头系数

1、 打开 MATLAB 软件，在命令窗口输入 fdatool 并回车，就会弹出滤波器设计工具 2、 FIR滤波器设计方法有多种，，最常用的是窗函数设计法（Window）、等波纹设计法（Equiripple）和最小二乘法 （Least-Squares）...

IIR滤波器设计——个人感悟

查过很多资料，对于IIR滤波器结构和原理介绍很多，但是，真正对于FPGA的快速设计介绍很少。我对IIR滤波器的MATLAB仿真和FPGA硬件仿真做了充分的对比，关于IIR滤波器设计和实现做一下总结： 说明：IIR滤波器最佳实现...

FPGA数字信号处理（21）多级半带(HB)滤波器设计

本篇是FPGA数字信号处理的第21篇，上一篇介绍了半带滤波器的相关知识以及单级半带滤波器的设计方法。单级半带滤波器只能实现2倍抽取，本文将介绍可实现2^N倍抽取的多级半带滤波器的设计方法。 多级半带滤波器 ...

FIR滤波器的FPGA实现

转载自：https://www.cnblogs.com/kl2blog/p/7490499.html　　在时域中，FIR滤波器的输入/输出就是一个输入信号与单位脉冲相应的卷积。...设计FIR滤波器就是要找到N个系数。N-1阶滤波器通常需要N个系数描...

相关热词 c# 委托timeout c#微信模板消息开发 c# 刷新托盘 .csproj版本 c# dll文件 vc引用c# c#添加一个sheet页 c# 电子秤调串口 c# 方法 自动生成 c# 整数保留两位小数点 c# sdk 微信