社区
非技术区
帖子详情
数字锁相环(DPLL)
xingtianxixi
2011-04-20 10:12:58
我现在要设计一个数字锁相环,进入单片机(INT1脚)的信号是47.6--52.4Hz的方波信号,再由单片机产生一个已输入信号Tin一直的输出信号Tout,用51实现。
本人刚接触51不久,请各位多多指教。
...全文
344
6
打赏
收藏
数字锁相环(DPLL)
我现在要设计一个数字锁相环,进入单片机(INT1脚)的信号是47.6--52.4Hz的方波信号,再由单片机产生一个已输入信号Tin一直的输出信号Tout,用51实现。 本人刚接触51不久,请各位多多指教。
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
6 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
tianxingzhizun
2011-12-27
打赏
举报
回复
锁相环作业纠结啊
bsnow
2011-05-03
打赏
举报
回复
我看了下 89C52不能进行上升沿触发。 如果要实现你所做的东西,可以提供一种简单的思路。
如果你说要相差90度,那么意味着输入信号的占空比是一定的,假设为50%。
这个时候你用中断下降沿触发中断,在中断中进行计时,这样你可以知道信号的周期,也就等于知道了信号频率(周期倒数)。如果你知道信号的频率,要产生一个相应的相差90度的信号也就不难了。
我的方法是:
有下降沿触发->打开定时器1计数->下降沿触发->停止计数得到计数值M
打开定时器2计数值为M/4,这样定时器2第一次(奇)触发时输出电平0,第二次(偶)触发不处理....
这样用2个定时器就可以实现。这样的缺点就是,精度依赖于你89C52时钟的快慢。
bsnow
2011-04-20
打赏
举报
回复
你这个不叫锁相环吧。。。。 51实现真正的锁相速度上有问题。 如果你要输入的方波完全输出,你可以在中断程序中 拉GPIO就可以了。 先 用上升沿触发中断 然后拉GPIO高,改下降沿触发中断 GPIO拉低就可以了。
xingtianxixi
2011-04-20
打赏
举报
回复
抱歉抱歉,由于赶时间没看清楚。
应该是
我现在要设计一个数字锁相环,进入单片机(INT1脚)的信号是47.6--52.4Hz的方波信号,再由单片机产生一个和输入信号Tin一致的输出信号Tout,用51实现。
bsnow
2011-04-20
打赏
举报
回复
没说清楚,"再由单片机产生一个已输入信号Tin一直的输出信号Tout"是什么意思?
xingtianxixi
2011-04-20
打赏
举报
回复
新手,请问上升沿触发具体怎么设啊,我在51的书里只看到了电平触发(IT0=0)和下降沿触发(IT0=1)的设置方法。
还有,如果这样做的话,没办法有效的进行滤波。一旦有干扰,波形就会乱套。
51在处理50Hz左右的信号,速度上是可行的。
我在简单阐述一下我要做的东西,一起探讨一下:
一个47.6Hz~52.4Hz的外来方波信号,由51单片机(我用的STC89C52)产生一个方波信号,与外来信号的频率一致,相位相差90度,单片机产生的信号要实时跟踪外来信号,变化范围为47.6Hz~52.4Hz。
基于matlab的
数字
锁相环
DPLL
的仿真.pdf
基于 Matlab 的
数字
锁相环
DPLL
的仿真 在
数字
信号处理领域中,
锁相环
(Phase-Locked Loop,PLL)是一种常用的技术,它能够使受控振荡器的频率和相位均与输入信号保持确定关系。随着
数字
电路技术的发展,
数字
锁相环
...
m基于
数字
锁相环
DPLL
的分频器simulink仿真.+程序操作视频
注意事项(仿真图预览可参考博主博客里面"同名...2.内容:基于
数字
锁相环
DPLL
的分频器simulink仿真.+程序操作视频 3.用处:用于
数字
锁相环
编程学习 4.指向人群:本硕博等学习教研使用,企事业简单项目方案验证参考
基于Verilog的全
数字
锁相环
dpll
,可仿真,quartus
总的来说,这个基于Verilog的全
数字
锁相环
DPLL
项目为学习者提供了一个深入了解和实践
DPLL
设计的平台。通过这个项目,开发者不仅可以掌握Verilog语言和FPGA开发的基础知识,还能了解到
DPLL
的工作原理和应用场景,提升...
数字
锁相环
DPLL
的程序实例帮助理解结构和
锁相环
的细节….rar
数字
锁相环
(Digital Phase-Locked Loop,简称
DPLL
)是一种在
数字
信号处理领域中广泛使用的电路或算法,主要用于频率同步、相位检测和相位调整等任务。它结合了
数字
信号处理技术与传统的模拟
锁相环
概念,适用于通信...
数字
锁相环
DPLL
matlab 仿真代码
数字
锁相环
(Digital Phase-Locked Loop,简称
DPLL
)是一种在
数字
信号处理领域中广泛使用的电路或算法,主要用于同步、频率合成、鉴频和定时恢复等应用。本压缩包包含了一个基于MATLAB的
DPLL
仿真代码,名为“
dpll
.m...
非技术区
1,075
社区成员
6,261
社区内容
发帖
与我相关
我的任务
非技术区
硬件/嵌入开发 非技术区
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 非技术区
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章