-
等级
本版专家分：0结帖率 66.67% -
我在修改别人的项目代码，我在C××dlg类中定义了一个成员函数，然后在××dlg.cpp中调用却出现找不到标识符的错误，可是我做一般的小对话框程序都是这样做的都没有问题啊，还有，不仅是成员函数不行，成员变量添加了也不认识展开阅读全文
-
等级
本版专家分：90414勋章
-
-
蓝花
2008年7月 VC/MFC大版内专家分月排行榜第三
2007年11月 VC/MFC大版内专家分月排行榜第三
-
-
应该可以啊，保存了吗？
贴出精简后的代码
-
等级
本版专家分：176268勋章
-
- 签到新秀 累计签到获取，不积跬步，无以至千里，继续坚持！
-
- 优秀版主 2014年11月论坛优秀版主
-
-
微软MVP
2010年7月 荣获微软MVP称号
2005年7月 荣获微软MVP称号
2006年7月 荣获微软MVP称号
-
-
红花
2010年1月 VC/MFC大版内专家分月排行榜第一
2004年4月 VC/MFC大版内专家分月排行榜第一
-
-
搞错位了吧，恐怕张冠李戴了
-
等级
本版专家分：5507 -
不会吧？！
你重新编译看看
-
等级
本版专家分：0
-
代码没有办法精简的， 我就是在××dlg.cpp中直接使用这个成员函数，以前我自己的程序这样做命名都是可以的啊
-
等级
本版专家分：176268勋章
-
- 签到新秀 累计签到获取，不积跬步，无以至千里，继续坚持！
-
- 优秀版主 2014年11月论坛优秀版主
-
-
微软MVP
2010年7月 荣获微软MVP称号
2005年7月 荣获微软MVP称号
2006年7月 荣获微软MVP称号
-
-
红花
2010年1月 VC/MFC大版内专家分月排行榜第一
2004年4月 VC/MFC大版内专家分月排行榜第一
-
-
总说以前干什么呢？
以前不犯罪，不代表以后不犯罪啊
以前你写对了，不代表以后永远不会错阿。
警察办案，首先是侦查现场，不是去调查历史。
-
等级
本版专家分：90414勋章
-
-
蓝花
2008年7月 VC/MFC大版内专家分月排行榜第三
2007年11月 VC/MFC大版内专家分月排行榜第三
-
-
类似：
.h
class CXXXDlg
{
.....
void DoSomething();
}
.cpp
void CXXXDlg::Func()
{
DoSomething();
}
-
等级
本版专家分：1678 -
路过帮顶
-
等级
本版专家分：0
-
也出现这个问题了
-
等级
本版专家分：139 -
应该是不小心写错了，要不就是没有写public什么的，再看看...
- FPGA设计-时序约束（理论篇）（转载）
1. FPGA时序约束以及高速ADC约束实例 2. TDC进位延时链设计以及研究 3. TDC的精度以及自动校正算法的实现 STA：Static Timing Analysis STA（Static Timing Analysis，即静态时序分析）在实际FPG...
- Quartus II 中Tsu/Tco 的约束方法
Quartus II 中Tsu/Tco 的约束方法 片内的Tsu/Tco 是指前级触发器的Tco 和后级触发器的Tsu, 一般来说都是几百ps 级别的. 可以通过“List Paths”命令查看。这里的Tsu/Tco 主要由器件工艺决定, 工作时在受到...
- 时序分析之fmax定义及推导
时钟是一个电路的心脏和节拍器，学习时序分析当然要从时钟周期(时钟频率)开始了，时序约束主要是为了满足器件稳定工作在我们需要的工作频率！！！ 以前对频率的理解很简单，认为晶振输入多少就是多少工作频率，...
- FPGA设计-时序约束（上篇，理论篇）
最近都在做ARM的方面学习工作，感觉有必要记录下来之前FPGA的工作，好记性也不如烂笔头；...1. FPGA时序约束以及高速ADC约束实例 2. TDC进位延时链设计以及研究 3. TDC的精度以及自动校正算法的实现 STA：S
- FPGA时序约束中常用公式推导
fpga 时序约束 公式
- Altera FPGA/CPLD 学习笔记
Altera FPGA/CPLD 学习笔记 Xilinx,Altera,Lattice是可编程器件的主要...所以一上手感觉生疏，特别是QuartusII软件。Quartus II是Altera公司新一代的FPGA/CPLD开发环境。前一代Max+plusII开发环境Altera公司已经不再提
- 时钟约束
设计一个计数程序，使用时钟clk，在这个clk的上升沿计数。...编译工程后打开quartus II TimeQuest： 点击Netlist -> Create Timing Netlist： 点击OK，点击菜单栏Constraints -> Create Clock：
- 学Quartus II+Verilog三步走checklist
《学Quartus II+Verilog三步走checklist》 作者: 汉青 //引用勿删出处http://mapleinfo.blog.dianyuan.com; //不断扩充整理中, 仅供学习参考. //**************************************************************** ...
- FPGA 静态时序分析与约束（3）
前面我们已经介绍了时序约束原理、参数的计算、Quartus II中时序约束方法。接下来，我们进行Xlinx的EDA工具VIVADO的时序约束方法。该约束方法我们将按照下图依次讲解，具体参数的计算我们在这篇博客中也将与前面的...
- IC Design综合工具--Synplify Pro的常用选项及命令
Synplify Pro是Synplicity公司(Synopsys公司于2008年收购了Synplicity公司, 其客户遍布于通讯、半导体、航空/航天、计算机和军事电子等诸多领域，如：Philips，Agilent，Cisco，Lockheed，GE，Siemens，Lucent，...
- Quartus ii TimeQuest Timing Analyzer Cookbook 分析
资料来源：Altera官网文档，《Quartus ii TimeQuest Timing Analyzer Cookbook》
- FPGA 静态时序分析与约束（1）
静态时序分析与约束中的概念项目总结时序术语总结与解释参考文献 项目总结 静态时序分析是指我们手动或者EDA工具按照芯片寄存器、查找表、内部连线所需要的固定的时间分析时序路径是否有违例的情况，并进行相应的...
- 骏龙科技内部alera文章
9.QuartusII中Tsu_Tco约束方法_邓旭 10.如何使用Cyclone元件中的PLL 11.使用CPU+FLASH+MAX II CPLD远程配置Cyclone FPGA实现方案及代码_王晓斌 12.使用Cyclone器件中的PLL_老宋 13.在Quartus II 中调用Sysnplify Pro...
- 综合以及布局布线优化
逻辑设计者要在代码级考虑优化、可综合等问题。 代码首先是可用、可综合的；其次是优化；最后此案时考虑可移植和可复用的问题。 1.综合级速度与面积优化设置 综合级的速度和面积优化，是指决定了将要实现RTL的...
- 转：多种EDA工具的FPGA协同设计
摘 要：在FPGA研发的各个阶段，市场为我们提供了非常多优秀的EDA工具。面对眼花缭乱的EDA工具，怎么充分利用各种工具的特点，...QuartusII、FPGA CompilerII、Modelsim??的FPGA协同设计。 关键词：FPGA；EDA；协同设计
- FPGA设计规范、代码优化方法和准则
一、 代码设计1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制，格雷码电路防止被综合工具优化掉。a)自行设计的格雷码FIFO（一般用于连续数据流跨时钟域）用Synplify综合时，为了防止被优化需要添加...
- EDACN 论坛Xilinx 版帖子汇总
1、问：xilinx 下载错误，请高手指点，谢谢 ERROR:iMPACT:583 - '1': The idcode read from the device does not match the idcode in the bsdl File. INFO:iMPACT:629-'1': Device IDCODE : ...
- PGA系统设计原则和技巧之：FPGA系统设计的3种常用IP模块
FPGA的开发工具软件，如Quartus II、ISE等，一般都会提供一些经过验证的IP模块。这些IP模块是芯片厂家提供的，所以只能用于该厂家的FPGA芯片设计中。这些IP主要包括以下几类。 ·算术类，如乘法器、加法器、除...
- FPGA设计-时序约束1
最近都在做ARM的方面学习工作，感觉有必要记录下来之前FPGA的工作，好记性也不如烂笔头；...1. FPGA时序约束以及高速ADC约束实例 2. TDC进位延时链设计以及研究 3. TDC的精度以及自动校正算法的实现
- 【转载】学习Verilog三步走，一些未懂部分
[原创] 学Quartus II+Verilog三步走checklist 2007-10-04 11:49:19 字号： 大 中 小
- 时序约束理论和实践
一、时序约束内容 时序约束的主要内容是时钟约束(clock)和IO输入输出(input/output delay)约束。还有其他约束例如(false path和multicycle path)。 二、input/output delay计算 2.1 input delay max = Tdata(pcb...
- FPGA设计时序约束
FPGA方面的心得，将会由以下几个方面进行总结...1. FPGA时序约束以及高速ADC约束实例 2. TDC进位延时链设计以及研究 3. TDC的精度以及自动校正算法的实现 STA：Static Timing Analysis STA（Static...
- quartus II Warning 好的时序是设计出来的，不是约束出来的
一、Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details 解释：后续高级的芯片...如果不指定的话，quartus会给出默认值并给出警告。 http:/...
- FPGA 高级设计：时序分析和收敛
它可以简单的定义为：设计者提出一些特定的时序要求（或者说是添加特定的时序约束），套用特定的时序模型，针对特定的电路进行分析。分析的最终结果当然是要求系统时序满足设计者提出的要求。 下面举一个最...
- xmind破解版
脑图工具，xmind破解版，非常好用，内含破解文件，安装简单
- C语言实战之学生成绩管理系统
通过C语言开发一个简单的项目：学生成绩管理系统 1.C语言知识点的综合运用，加深对C语言的理解，学会结构化编程的思想 2.熟悉企业软件开发的基本流程，树立软件工程的思维和概念 3.具备独立开发一个小型甚至中型软件的能力：XX管理系统 4.具备企业初级工程师的能力和水平，实现从学生到工程师的初级跨越 关注更多新教程，可以关注微信号：armlinuxfun（嵌入式工程师自我修养） 让学生通过一个C语言项目的开发，熟悉软件工程流程，树立软件工程和模块化编程的概念和思维，具备独立开发一个小型甚至中型C语言项目的能力。完成从学生到企业初级工程师的零基础跨越。
- java jdk 8 帮助文档 中文 文档 chm 谷歌翻译
JDK1.8 API 中文谷歌翻译版 java帮助文档 JDK API java 帮助文档 谷歌翻译 JDK1.8 API 中文 谷歌翻译版 java帮助文档 Java最新帮助文档 本帮助文档是使用谷歌翻译，非人工翻译。准确性不能保证，请与英文版配合使用 文件打开空白 右键文件属性 解除锁定
- 打通Linux脉络系列：进程、线程和调度
本课程分成4个组成部分，每次课60分钟，每次课后留下3-4个练习题，可以在Linuxer公众号留言讨论答案和做题心得。 第一部分：深入彻底搞清楚进程生命周期，进程生命周期创建、退出、停止、以及僵尸是个什么意思； 第二部分：深入分析进程创建的写时拷贝技术、以及Linux的线程究竟是怎么回事（为什么称为轻量级进程），此部分也会搞清楚进程0、进程1和托孤，以及睡眠时的等待队列； 第三部分：搞清楚Linux进程调度算法，不同的调度策略，实时性，完全公平调度算法； 第四部分：讲解Linux多核下CPU、中断、软负载均衡、cgroups调度算法以及Linux为什么不是一个实时操作系统。 掌握Linux脉络知识：进程、线程和调度。
- Autojs 例子 源码 1600多个教程源码
autojs例子大全，一千六百多个脚本,简单的到复杂的例子，统统有，小白学完马上变大神，大神学了变超神。 脚本内容包含： 几十种类型的UI脚本，抖音、QQ、微信、陌陌、支付宝等自动化操作的脚本、还有部分协议列表，HTTP协议(POST、GET)上传下载，接码模块，百度文字识别api模块，文件操作模块：txt文本读一行删一行，等等其他例子
- 2020数学建模A题
2020数学建模国赛A题及其数据 2020数学建模国赛A题及其数据2020数学建模国赛A题及其数据 2020数学建模国赛A题及其数据 2020数学建模国赛A题及其数据 2020数学建模国赛A题及其数据 2020数学建模国赛A题及其数据