Verilog语法出现Illegal redeclaration错误

ningningxiaofengzi 2012-05-12 10:48:32

是引用模块处出现的，这种问题原因在哪？如何解决呢？

...全文

2468 3 打赏收藏转发到动态举报

写回复

3 条回复

切换为时间正序

请发表友善的回复…

发表回复

net_friends 2012-05-14

打赏
举报

回复

能读懂英语的意思吗
不就是重定义吗改一下就好了

ningningxiaofengzi 2012-05-14

打赏
举报

回复

[Quote=引用 1 楼的回复:]

能读懂英语的意思吗
不就是重定义吗改一下就好了
[/Quote]嗯，明白了。就是定义重名了，改了之后就没这个错误了

sky_one 2012-05-14

打赏
举报

回复

是有信号名重复声明了，看看代码的信号定义是不是有问题。

Verilog语法文章目录Verilog语法一、Verilog设计方法二、模块的结构1.模块端口定义2.模块内容3.数据类型4.运算符及表达式三、运算符与赋值语句1.逻辑运算符2.关系运算符3.等式运算符4.移位运算符5.赋值语句6.块语句总结一、Verilog设计方法 Verilog的设计多采用自上而下的设计方法(top-down)。即先定义顶层模块功能，进而分析要构成顶层模块的必要子模块；然后进一步对各个模块进行分解、设计，直到到达无法进一步分解的底层功能模块。设计流程：二、模块的结构

本文主要借助Notepad++中的插件NppExec以及Modelsim编译环境实现verilog语法检查功能。

Verilog语法目录Verilog语法一、Verilog基础知识逻辑值数字进制标识符数据类型寄存器类型线网类型参数类型运算符二、Verilog程序框架Verilog注释Verilog关键字Verilog程序框架模块调用三、Verilog高级知识点结构语句initial与always赋值语句阻塞赋值（Blocking）非阻塞赋值（Non-Blocking）总结assign 和 always 区别条件语句if_else语句：case语句：latch锁存器四、Verilog状态机FSM状态机FSM概念状态机模

给UltraEdit设置Verilog语法高亮

@[TOC]notepad++调用VIVADO语法检测工具进行verilog语法检测 Notepad++安装NppExec插件在notepad++界面中选择插件》插件管理》安装NppExec 获取VIVADO语法检测工具路径进入VIVADO安装路径，找到XILINX 官方xvlog语法检测批处理文件，默认路径为C:\Xilinx\Vivado\2017.2\bin 可在系统变量中添加路径，可直接通过xvlog调用在notepad++中添加命令脚本在安装NppExec完成后，按F6新建命令脚本

6,125

社区成员

11,292

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章