mashutai 2012年06月04日
跪求四人抢答器源程序用verilog hdl file编写的
要求:正常计时:秒(60)、分(60)、小时(24)计数;秒计时的频率为1Hz,数码管用动态扫描实时显示计时的小时、分、秒。
(2)整点报时:逢整点蜂鸣器在“59”分钟的第51、53、55、57秒发频率为512Hz的低音,在“59”分钟的第59秒发频率为1024Hz的高音。
(3)校时:
校小时, 显示小时数码管以4Hz的频率递增计数;
校分, 显示分数码管以4Hz的频率递增计数;
校秒, 秒清0。
其他要求:
1.晶振为12 MHz
2. 采用CPLD 器件为ALTERA 的EPM7064SL-44
3.采用数码管显示
...全文
289 点赞 收藏 5
写回复
5 条回复

还没有回复,快来抢沙发~

发动态
发帖子
单片机/工控
创建于2007-09-28

1.0w+

社区成员

2.8w+

社区内容

硬件/嵌入开发 单片机/工控
社区公告
暂无公告