Intel x86提供的Branch Trace Store的功能

huaqmffpy 2012-06-06 02:32:59
介绍

Branch Trace Store(BTS)是目前广泛被intel CPU所提供的一种硬件辅助调试功能,因为在MSRA项目需要,所以作了一些基于它的应用。虽然Intel的CPU开发手册[1]提供了比较详细的使用方法,但是由于比较笼统,且缺少win32下的相关资料。所以我打算把其中的一些tricky的事情和大家分享下。这些内容当然也是我自己查找公开资料得到的,因此也不算什么秘密吧 :-)


BTS简单的说就是允许CPU将自己实际执行到的分支指令(jmp/jxx/call/int/etc.)的相关信息保存下来的功能。一般CPU都会保存每个分支指令的源地址和目标地址,该地址在保护模式下是虚拟地址形式表示的。利用这个功能,可以实时地了解当前CPU正在执行代码的实际流程情况,很多分析软件,如Intel的Vtune或者profiling库,如*nix平台下的perfmon[2]都用它来做一些程序性能分析。当然,还可以做很多其他有趣的事,比如逆向工程,具体我就不说了。


不过目前很少有资料具体介绍如何在win32下开启该功能并实现一个可用的BTS捕捉引擎。当然可以参考perfmon的代码,但BTS在其中只是很小一个部分,同时为了实现跨平台,对于新手来说难度较大。因此我这里重点介绍对于单核心的NetBurst构架的CPU(通俗地说就是P4这类)在win32下的具体实现细节。其他的构架,比如现在的Core Due,大家可以参考intel的开发手册举一反三。


工作框架

实际上,上面所说的BTS只是intel对于分支指令信息捕获机制的一个分支,就P4而言,大致提供了下列几种分支指令的捕获手段

Last Branch Record(LBR)

故名思意,该方式将记录最后几个分支信息,实际上NetBurst CPU中内建了若干个MSR寄存器用于记录Last Branch Record,称为LBR Stack。在该模式下运行的CPU会采用Round Robin的方式循环填充那几个MSR寄存器。

该方式常用在调试器的Call Stack分析上,我们这里就不涉及了


Branch Trace Messages

该方式和我们将介绍的Branch Trace Store大致类似,与LBR不同的是,CPU会把分支信息发送到系统总线上供第三方硬件在总线上接收数据。而BTS则直接将数据保存到由程序制定的内存单元中。我们这里也不讨论该方式。


Branch Trace Store

简单的说,BTS就是将分支信息保存到了有程序(实际就是我们)制定的一块内存空间中。而当这块内存用尽时,CPU可以采用Round Robin的方式循环填充,这就和LBR类似,但可以指定内存块的大小来决定最大捕捉量。另一种处理方式是在内存快用尽的时候,一个事先由我们设定的处理中断将触发来完成对当前内存块中BTS数据的保存工作。这样就可以记录任意多的分支信息了。我们这里主要考虑的就是这种方式的BTS。


按照intel开发手册的描述,BTS开启后的CPU执行模式如下图所示:

每当CPU执行到一个分支指令后,它就会产生一个如上左图的BTS记录项。这里举个例子:


0x80001234 mov eax,[esp]

0x80001238 or eax,eax

0x80001240 jnz 0x80002000

0x80001245 nop

...


当执行上面这段执行,其中遇到了jnz指令,如果他的跳转条件成立,那么将产生一个从0x80001240到0x80002000的跳转,那么产生的BTS记录项就是{From:0x80001240,To:0x80002000,...}



对于P4的CPU,这个BTS记录项的结构如下:

struct BTS_ITEM_BLOCK_P4{ ULONG dwBranchFrom; ULONG dwBranchTo; ULONG dwFlags; };

每次CPU执行到分支指令的时候,只要BTS开启,它就会产生一个如上结构得数据块,然后把它存储到事先定义好的一块内存当中去。而这块内存是比较灵活的,如上图所示,CPU需要知道这块内存的起始地址、结束地址、以及当记录到第几个记录时候需要触发一个中断程序来负责将现有的BTS记录保存下来防止内存溢出。当BTS记录存储到图中那个灰底色的“BTS记录#m”时,就会触发中断,可以发现它往往并不是整块记录内存的末端,具体原因就不解释了。



为了让CPU知道我们设置的内存空间的信息,需要提供一个叫做DS_BUFFER_MGR_BLOCK的结构来描述这块内存,他包括的内容如图所示,然后我们需要设置一个名为IA32_DS_AREA的MSR寄存器来指向这个DS_BUFFER_MGR_BLOCK数据的地址。



P4下DS_BUFFER_MGR_BLOCK的完整结构是:

struct DS_BUFFER_MGR_BLOCK_P4{ PVOID pBTSBufferBase; PVOID pBTSBufferIndex; PVOID pBTSMaxSize; PVOID pBTSIntThresold; PVOID pPEBSBufferBase; PVOID pPEBSIndex; PVOID pPEBSMaxSize; PVOID pPEBSIntThresold; ULONG dwPEBSCounterReset; ULONG Reserved; };



注意上面黑体的条目,这些部分是BTS需要设置的,后面的是PEBS采用机制所需要的信息,这里我们忽略他们。这些条目需要设置成保存BTS内存的相关地址(虚拟内存地址)。



同时,还需要让CPU知道用于处理BTS溢出的中断号。目前的Local APIC控制器上有一个称为Performance Mon. Counter的寄存器项。当BTS记录项接近溢出时,就会通过这个记录项中存储的中断向量值去触发对应的中断程序。这个Performance Mon. Counter的格式如下图所示(图片来自intel手册):



由于APIC芯片寄存器映射到了物理内存空间0xFEE00000H处,因此,对于其中寄存器的读写操作可以像标准内存操作那样进行。不过,由于采用虚拟内存的操作系统环境下,需要将该空间映射到对应的虚拟内存地址下,同时要避免操作系统的缓存行为。该部分细节我会在后面介绍。对于APIC芯片和LVT的一些具体细节可以参考intel手册[3]。



以上便是整个BTS工作的框架,如果不考虑具体的操作系统环境,对于他们的设置不存在很大的难度。不过由于OS引入了各类抽象机制或者保护手段,所以有一些tricky的问题需要处理。下面我讲介绍一个具体的实现流程。

待续......
...全文
439 2 打赏 收藏 转发到动态 举报
AI 作业
写回复
用AI写文章
2 条回复
切换为时间正序
请发表友善的回复…
发表回复
熙风 2012-06-25
  • 打赏
  • 举报
回复
过来学习学习
huaqmffpy 2012-06-06
  • 打赏
  • 举报
回复
Win32下BTS机制的开启和相关框架

经过上面的分析,对于Win32下进行BTS捕捉,需要进行如下的操作
1.初始化用于存放BTS记录的内存空间
2.设置对于上述内存空间的描述信息,即DS_BUFFER_MGR_BLOCK,并将其地址值写入IA32_DS_AREA MSR寄存器
3.编写处理BTS溢出操作的中断服务程序,并在IDT表中设立表项,创建一个中断服务
4.设置Local APIC的Performance mon. Counter项,指向上述IDT表中我们创建的中断项
5.通过对专门的MSR寄存器读写开启BTS功能

下面我就每个过程的关键问题具体展开介绍,同时给出些示例代码(不保证能运行)。同时,因为涉及到了底层的硬件控制,这里的代码自然就是在Kernel模式下执行的,如果对WinDDK的开发不熟悉,可以先参考相关文献。



初始化用于存放BTS记录的内存空间

这部分就不具体介绍了,直接可以使用内核的ExAllocatePool来分配内存单元,需要注意的是,对所分配的内存必须位于系统的Nonpage pool中。在这里假设所创建的内存空间用符号pBtsBuffer表示:

BTS_ITEM_BLOCK_P4 *pBtsBuffer;



设置DS_BUFFER_MGR_BLOCK

对于DS_BUFFER_MGR_BLOCK的设置只需要关注BTS部分,假设已经分配了2000个BTS记录的内存空间,且希望当记录到第1900项时触发中断,那么初始化代码可以是:

DS_BUFFER_MGR_BLOCK *pDSBlk = <some allocating code>; pDSBlk->pBTSBufferBase = pBtsBuffer; pDSBlk->pBTSBufferIndex = pDSBlk->pBTSBufferBase; pDSBlk->pBTSMaxSize = &pBtsBuffer[2000]; pDSBlk->pBTSIntThresold = &pBtsBuffer[1900];

在设置好了数据后,就要将DS_BUFFER_MGR_BLOCK的地址写入IA32_DS_AREA :

mov ecx,IA32_DS_AREA mov eax, pDSBlk WRMSR

其中, IA32_DS_AREA为值:0x600



编写BTS溢出处理中断服务程序

在Windows下添加中断处理程序的具体方式这里就不介绍了,可以参照Undocumented Windows NT[4]。这里需要注意几个问题:
1.在进入中断后以关闭BTS为宜
2.在中断退出前,需要设置pDSBlk->pBTSBufferIndex到初始状态,即pDSBlk->pBTSBufferIndex = pDSBlk->pBTSBufferBase;
3.当BTS中断触发后,CPU将在Local APCI中的Performance Mon. Counter寄存器项上打开屏蔽位,从而阻止对中断的二次触发,所以需要在中断结束前关闭该屏蔽位
4.给APIC发送EOI命令,通知该中断结束服务

对于BTS的开关操作,将在后续介绍。对于清除Performance Mon. Counter寄存器的屏蔽位,可以通过简单的对其进行重设达到效果,因此可以参考后面介绍的方法。

下面给出一个简单的中断处理过程代码:



void __declspec( naked ) BTS_handler(void) { //保存当前线程状态,恢复内核模式相关寄存器 __asm { cli pushad pushfd push fs push ds push es push gs mov ebx,0x30 mov eax,0x23 mov fs,bx mov ds,ax mov es,ax } //关闭BTS,具体见后文 __asm{ mov ecx,MSR_DEBUGCTL RDMSR mov tmp_old_msr_bts,eax xor eax,eax WRMSR } //相关操作,如保存BTS到磁盘 //结束中断处理-------------------------------------- pDSBlk->pBTSBufferIndex = pDSBlk->pBTSBufferBase; //重设BTS记录指针 //开启BTS,具体见后文 __asm { //restore BTS mov ecx,MSR_DEBUGCTL mov eax,tmp_old_msr_bts WRMSR } //清除local apic中preformance mon. counter的屏蔽位,具体间后文 local_apic->lvt_pc.mask=0; //发送eoi指令字 local_apic->eoi.eoi = 0; //恢复当前线程环境 __asm{ sti pop gs pop es pop ds pop fs popfd popad iretd } }



其中,对于BTS的开启关闭,将在后文介绍。这里主要讨论对于local apic的操作。在前一章中已经知道,pc中将该芯片的寄存器映射到了物理地址的0xFEE00000H处。而按照Microsoft Windows Internals[5]中的描述,该地址在windows中被映射到了虚拟地址:0xFFFFD000H处。

经过我的验证,的确如此,但是估计因为内核的保护机制,对这块映射的内存地址并不能直接操作。首先是对于很多寄存器,比如发送EOI的EOI寄存器,对它的写入操作将导致BSOD。同时,我也发现内核采取了缓存的手段。

这里采用来自Micah Richert[6]的方法。同时感谢他提供的local apic结构声明[7]。不通过windows内核映射的空间,而是直接重新将那块物理地址进行映射:

PHYSICAL_ADDRESS pa; pa.HighPart = 0; pa.LowPart = 0xFEE00000; // 原始物理地址 local_apic = (PAPIC)MmMapIoSpace(pa,sizeof(APIC), MmNonCached);

注意其中的黑体参数。今后便可以直接操作local_apic 。同时,Micah Richert定义了很完善的local apic寄存器结构,可以直接用结构体定义完成操作。

按照intel手册的描述,在中断完成后需要发送eoi指令,否则该中断将得不到再次触发。具体做法就是给local apic中的eoi寄存器清零。具体代码见上文。


安装中断服务程序并设置Performance Mon. Counter 寄存器

对于中断服务程序的安装(注册)可以参考很多现有的文章,比如[4]。其中,我选用了ID为0x28的中断,因为win32中该中断项往往是闲置的。具体的手段就是修改IDT表,这部分内容这里不再涉及。

在完成中断的安装后,需要设置Performance Mon. Counter 寄存器。比如我设置int 0x28为BTS溢出中断,那么Performance Mon. Counter需要如下设置:

local_apci->lvt_pc = 0x28;
BTS功能的开关

对于NetBurst构架下,将通过MSR_DEBUGCTL MSR进行BTS的开关操作,下图为该MSR我们所关心的位:



换句话说,我们只需要往该MSR中写入0x1c即可开启BTS。而清零则可关闭。

//开启BTS mov ecx,MSR_DEBUGCTL mov eax,0x1c WRMSR



//关闭BTS mov ecx,MSR_DEBUGCTL xor eax,eax WRMSR



其他问题

上述办法仅针对但核心的P4处理器有效。如果面对多核环境或者多处理器环境,需要分别设置每个逻辑处理单元的local apic。同时可能要考虑潜在的竞争情况。

通过上述办法捕捉到的BTS将包含整个系统的分支信息,其中不但混杂着用户态、内核态(甚至虚拟化技术的Hypervisor模式),同时不同线程也将混合在一起。因此对于实用的分析,需要作额外的处理。比如要知道线程切换的信息。这里可以参考Pjf关于线程切换信息的捕获方式[8]。

另一个需要注意的问题是如果直接在中断处理程序中进行对BTS写入文件将严重影响当前线程的执行。同时如果执行在不同的线程上下文中将使得诸如ZwWriteFile等导致系统锁死。



小结

经过上述的设置过程,即可实现win32下的BTS功能开启。目前BTS已经广泛的存在intel各系列CPU中。同时也被其他各类CPU所采用。除了目前性能分析软件使用外,BTS对系统分析、逆向工程等均有很大

参考文献

[1] Chapter 18.6, Intel 64 and IA-32 Architectures Software Developer’s Manual, Volume 3B: System Programming Guide, Part 2

[2] perfmon2, the hardware-based performance monitoring interface for Linux, http://perfmon2.sourceforge.net

[3] Chapter 9.4, Intel 64 and IA-32 Architectures Software Developer’s Manual, Volume 3A: System Programming Guide, Part 1 [4] Prasad Dabak, Sandeep Phadke, Milind Borate, Undocumented Windows NT, Chapter 10

[5] Mark E. Russinovich and David A. Solomon, Microsoft Windows Internals, 4th Edition

[6] Micah Richert, http://www.snl.salk.edu/~micah/

[7] Micah Richert, RTInterrupt, http://www.snl.salk.edu/~micah/RTInterrupt/

[8] Pjf, http://www.blogcn.com/user17/pjf/blog/4331410.html
笔记本的风扇控制 ---------------------------------------- 09 November 2006. Summary of changes for version 20061109: 1) ACPI CA Core Subsystem: Optimized the Load ASL operator in the case where the source operand is an operation region. Simply map the operation region memory, instead of performing a bytewise read. (Region must be of type SystemMemory, see below.) Fixed the Load ASL operator for the case where the source operand is a region field. A buffer object is also allowed as the source operand. BZ 480 Fixed a problem where the Load ASL operator allowed the source operand to be an operation region of any type. It is now restricted to regions of type SystemMemory, as per the ACPI specification. BZ 481 Additional cleanup and optimizations for the new Table Manager code. AcpiEnable will now fail if all of the required ACPI tables are not loaded (FADT, FACS, DSDT). BZ 477 Added #pragma pack(8/4) to acobject.h to ensure that the structures in this header are always compiled as aligned. The ACPI_OPERAND_OBJECT has been manually optimized to be aligned and will not work if it is byte-packed. Example Code and Data Size: These are the sizes for the OS- independent acpica.lib produced by the Microsoft Visual C++ 6.0 32- bit compiler. The debug version of the code includes the debug output trace mechanism and has a much larger code and data size. Previous Release: Non-Debug Version: 78.1K Code, 17.1K Data, 95.2K Total Debug Version: 155.4K Code, 63.1K Data, 218.5K Total Current Release: Non-Debug Version: 77.9K Code, 17.0K Data, 94.9K Total Debug Version: 155.2K Code, 63.1K Data, 218.3K Total 2) iASL Compiler/Disassembler and Tools: Fixed a problem where the presence of the _OSI predefined control method within complex expressions could cause an internal compiler error. AcpiExec: Implemented full region support for multiple address spaces. SpaceId is now part of the REGION object. BZ 429 ---------------------------------------- 11 Oc

567

社区成员

发帖
与我相关
我的任务
社区描述
英特尔® 边缘计算,聚焦于边缘计算、AI、IoT等领域,为开发者提供丰富的开发资源、创新技术、解决方案与行业活动。
社区管理员
  • 英特尔技术社区
  • shere_lin
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧