MSP430 时钟频率分频设置的问题死机重启-CSDN论坛

论坛帮助

CSDN论坛 > 硬件/嵌入开发 > 单片机/工控

MSP430 时钟频率分频设置的问题死机重启 [问题点数：20分，结帖人bandaoyu]

⋅python3比python2快很多？差距那么大？ ⋅哈希（hash）算法可以防止数据被篡改的原理是什么 ⋅开发eclipse插件，含JSP页面报错找不到包导入包也没用这是什么原因？ 更多帖子 关注空间博客 bandaoyu 本版专家分：182 结帖率 91.23%: 做了一个机器，当时钟二分频的时候，能正常跑程序，当时钟不分频的时候，程序跑跑就飞了，或者不断重启。这是为什么呢？我的单片机是MSP430 ，晶振是22118400。

0 2012-06-23 23:18:30

回复数 5 只看楼主引用举报楼主

⋅我刚发错版块了？ ⋅闲来水一发，为什么这个会是18+，极度暴力呢 ⋅求教ListView+SimpleAdapter如何绑定一个控件的属性 更多帖子 关注空间博客 dceacho 本版专家分：16813 版主 红花 2013年11月硬件/嵌入开发大版内专家分月排行榜第一 黄花 2014年7月硬件/嵌入开发大版内专家分月排行榜第二 蓝花 2013年10月硬件/嵌入开发大版内专家分月排行榜第三 2013年6月硬件/嵌入开发大版内专家分月排行榜第三 2013年3月硬件/嵌入开发大版内专家分月排行榜第三: 没用过这个,你看下用户手册看能不能用22.1184M的晶振,
或者你是不是开了PLL,开PLL的话其频率来源是有大小限制的

0 2012-06-25 17:11:35

只看TA 引用举报 #1 得分 18

MSP430对外部时钟分频利用MSP430的比较模式，对外部输入的时钟分频。

⋅python3比python2快很多？差距那么大？ ⋅哈希（hash）算法可以防止数据被篡改的原理是什么 ⋅开发eclipse插件，含JSP页面报错找不到包导入包也没用这是什么原因？ 更多帖子 关注空间博客 bandaoyu 本版专家分：182: 引用 1 楼的回复:
没用过这个,你看下用户手册看能不能用22.1184M的晶振,
或者你是不是开了PLL,开PLL的话其频率来源是有大小限制的
什么是PLL？

0 2012-06-25 17:14:37

只看TA 引用举报 #2 得分 0

关于msp430的分频问题我是个刚从51转到msp430这块的学生，我想知道，分频其实到底可以干什么，具体什么时候才会需要我们去分频？rn能举些详细的例子告诉我分频什么时候改用，什么时候不该用吗？不需要代码，例子就好rnrn

⋅我刚发错版块了？ ⋅闲来水一发，为什么这个会是18+，极度暴力呢 ⋅求教ListView+SimpleAdapter如何绑定一个控件的属性 更多帖子 关注空间博客 dceacho 本版专家分：16813 版主 红花 2013年11月硬件/嵌入开发大版内专家分月排行榜第一 黄花 2014年7月硬件/嵌入开发大版内专家分月排行榜第二 蓝花 2013年10月硬件/嵌入开发大版内专家分月排行榜第三 2013年6月硬件/嵌入开发大版内专家分月排行榜第三 2013年3月硬件/嵌入开发大版内专家分月排行榜第三: 看了下MSP430没有PLL只有FLL
在 MSP430 系列中有两个不同的时钟系统：基本时钟系统、锁频环（FLL 和FLL+）时钟系统和DCO数字振荡器时钟系统。

0 2012-06-25 20:52:08

只看TA 引用举报 #3 得分 0

vhdl分频：一个时钟频率产生三个不同频率对一基带频率进行10，2，100分频产生三个不同频率

yharbour 本版专家分：404: 查查是不是喂狗的时间变化了

0 2012-06-26 07:08:02

只看TA 引用举报 #4 得分 2

PLL时钟分频的问题我在U-boot里面rnPLL1 800Mhzrnmov r3,#DP_OP_800rnmove r4,#DP_MFD_800rnmov r5,#DP_MFN_800rnrnrn现在得时钟说是 200M, 时钟怎么算的rn/*ddr clock from PLL 1,all perclk dividers are 1 since using 24Mhz*/rnldr r1,=0x59E35100rnstr r1,[r0,#CLKCTL_CBCDR] //CLKCTL_CBCDR = 0x14rnrn这个0x59E35100是怎么来的啊？我想设置 RAM为166Mhz，有人知道该怎么设置这个值吗？rnrn

⋅python3比python2快很多？差距那么大？ ⋅哈希（hash）算法可以防止数据被篡改的原理是什么 ⋅开发eclipse插件，含JSP页面报错找不到包导入包也没用这是什么原因？ 更多帖子 关注空间博客 bandaoyu 本版专家分：182: 引用 4 楼的回复:
查查是不是喂狗的时间变化了
狗已经关了。只是喂狗的程序没注释掉，这个应该不影响吧

0 2012-06-27 11:03:54

只看TA 引用举报 #5 得分 0

收藏帖子

msp430 时钟设置流程: msp430 时钟设置流程 msp430 时钟设置流程 msp430 时钟设置流程

msp430时钟设置流程: msp 430 时钟 设置 流程

MSP430时钟设置: 对MSP430时钟进行设置，初始化，对初学者很有用，可以下载来学习

时钟分频引起的问题: 代码： reg[31:0] wait_count; reg[31:0] max_wait_count; //times/1us always @(posedge clk1) max_wait_count <= {sendTickH, sendTickL}; reg clk1us; parameter US_COUNT_OF_25M = 12500; reg[15:0] clk1us_c

常用频率分频: 常用频率分频 module fenpin # (parameter N=25000_000) (clk,clr,clk0,clk1,clk2,clk3,clk4); input clk,clr; output clk0,clk1,clk2,clk3,clk4; reg clk0,clk1,clk2,clk3,clk4; reg[12:0] cnter0; reg[4:0] cnter1,cnte...

MSP430分频程序: MSP430分频程序能够同时产生30K和10K的程序，使用的是子系统时钟，也可加外部时钟

频率分频、倍频: 利用Verilog HDL语言实现时钟的分频、倍频。

频率-分频和倍频: 分频：当原来的信号经过n的周期，新的信号跳变一次，这样新信号周期就是原信号的N倍，频率则是1/N,新信号频率基于老频率则叫N分频 倍频：与分频相反，频率是增大，当新频率是老频率的N倍，则称为N倍频好处：一个晶振一般只有一个固有频率，通过分频，倍频技术就可以扩展出很多频率，使用灵活，不必每个频率都要配一个对应的晶振。后续待补充

verilog的时钟分频与时钟使能: 时钟使能电路是同步设计的基本电路，在很多设计中，虽然内部不同模块的处理速度不同，但由于这些时钟是同源的，可以将它们转化为单一时钟处理；在ASIC中可以通过STA约束让分频始终和源时钟同相，但FPGA由于器件本身和工具的限制，分频时钟和源时钟的Skew不容易控制（使用锁相环分频是个例外），难以保证分频时钟和源时钟同相，因此推荐的方法是使用时钟使能，通过使用时钟使能可以避免时钟“满天飞”的情况，进而避...

PLL总结——设置时钟频率: PLL设置序列要使PLL初始化运行，那么必须按步骤完成下面的序列： 1. 如果PLL已被连接，则用一个馈送序列断开与PLL的连接。 2. 用一个馈送序列禁止PLL。 3. 如果需要，在没有PLL的情况下改变CPU时钟分频器设置来加速操作。 4. 写时钟源选择控制寄存器来改变时钟源。 5. 写PLLCFG并用一个馈送序列使其有效。PLLCFG仅可在PLL被禁止时更新。 6. 用一个

野火STM32F429设置的时钟频率: 一：1.系统时钟 SYSCLK SYSCLK=PLLCLK=180MHz.2.HCLK AHB总线时钟 系统时钟SYSCLK经过AHB预分频器分频之后得到的时钟叫APB总线时钟，即HCLK，大部分外设的时钟都是经过HCLK分频得到，我们这里设置1分频HCLK=SYSCLK=180HMz。3.PCLK2 APB2总线时钟 由HCLK经过高速APB2预分频器得到。HCL...

6410 设置时钟频率，uart0: 接到上一篇OK6410 点亮LED，按键点灯，按键让蜂鸣器响文章继续设置cpu时钟和串口0. 添加clock.S文件如下，在start.S调用main函数前调用clock_init。设置 cpu频率为532MHZ，hclk为133MHZ，pclk为66.5MHZ //设置时钟 .globl clock_init clock_init: //设置lock_time ...

STM32时钟设置和运行频率: STM32 HSI：内部时钟； HSE：外部时钟；根据外接晶振不同，可以得到不同的频率；不过可以根据内部参数设置，来改变MCU的运行频率，具体可以根据ST提供的STM32CubeMX软件来设置具体的参数，来得到所需要的运行频率；主要设置的参数为：分频系数；倍频系数；截取频率（自封的）具体公式为：mcu运行频率=（（晶振频率/截取频率）*倍频系数）/分频系

MSP430时钟模块设置扩展: 介绍了msp430的时钟模块的设置以及检测时钟频率的方法，具体的时钟设置方法请参考《MSP430F5系列时钟模块UCS通俗讲义》，《MSP430模块系列之二：时钟设置》

MSP430时钟设置及应用总结: 本文档以MSP430F1612为例，详细的介绍了MSP430的三种时钟设置的方法，以及其应用，对初学者很有帮助！

MSP430死机问题: 用MSP430做的保护器，可以通过短信控制，但有个问题就是当接收到短信未执行命令就显示0000死机，但出现这种情况也不是经常出现，快则两天，慢则一两个月，现在发现下面的电源板变压器温度在室温26时可达到45度，而正上方正好是单片机现场估计会更高，实验室死机出现的概率很小，个人觉得是干扰的问题，请高人指导一下

时钟分频电路: 一种超简单的基于VHDL的时钟分频电路，非常容易修改参数

FPGA 时钟分频: 硬件说明 时钟信号的处理是FPGA的特色之一，因此分频器也是FPGA设计中使用频率非常高的基本设计之一。一般在FPGA中都有集成的锁相环可以实现各种时钟的分频和倍频设计，但是通过语言设计进行时钟分频是最基本的训练，在对时钟要求不高的设计时也能节省锁相环资源。在本实验中我们将实现任意整数的分频器，分频的时钟保持50%占空比。 1，偶数分频：偶数倍分频相对简单，比较容易理解。通过计数器计

分频时钟模块: EDA FPGA数字设计，利用Verilog HDL语言分模块描写分频时钟模块100MHz 1Hz

单片机的时钟分频: 时钟分频名词解释

verilog时钟分频: 一个简单的时钟分频程序，可以实现2、4、8、16、11等偶数和奇数分频。只需要简单修改一下程序就可以实现任意整数分频

有关晶振频率和分频以后的晶振频率: 麻烦各位研究过晶振的大牛解答下：rn 一个4M晶振，经过MCU的16分频，得到频率为4M/16，因为4M晶振是有偏差的，那么当我用工具测试到4M/16这个频率跟理论偏差为1hz的时候，4M的晶振偏差为多少呢？

S3C6410时钟频率问题: 最近在学习ARM11和WinCE6.0的知识，想自己做个Bootloader。遇到一个问题，希望高手可以解答。问题是关于S3C6410的时钟rnrn频率问题，有3个方面：rnrn1.芯片手册上说：同步667Mhz工作模式可以通过5步实现，具体见芯片手册，请问这5个步骤的根据何在？rnrn2.时钟频率的同步模式和异步模式的差别在什么地方，各自有何优缺点？rnrn3.对于S3C6410处理器来说，时钟频率的同步模式和异步模式的使用范围有什么限制？rnrn希望有高手可以帮忙解释下！感激不尽。

二分频时钟: 这个代码主要讲述了如何将输入的时钟进行二分频

Verilog 时钟分频: 基本时钟50m晶振 module Clk_1(clk_50m,clk_1); input clk_50m; output reg clk_1; integer cnt;//定义计数器寄存器 //计数器计数进程 always@(posedge clk_50m) if(cnt == 24_999_999)begin //50m的一半 cnt&lt;=0;clk_1=~clk_1; end...

Verilog时钟分频: 直接看代码 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Module Name: DivClk // Description: 通过对输入时钟进行分频，产生所需频率的时钟信号 // // Dependencies: 此模块被顶层模...

关于msp430时钟的问题: 详细的介绍了msp430的时钟问题，三个时钟的设置

MSP430 时钟源的问题: MSP430F427在外部不加晶振的情况下(我知道只能使用内部的DOC)，但是还能不能获得ACLK呢？

时钟分频（Clock_Dividers_Made_Easy）: 时钟分频（Clock_Dividers_Made_Easy）

vhdl时钟分频: vhdl的时钟分频

【FPGA】时钟分频设计: 以前做的一些FPGA的一些简单设计，做个记录，比较基础。本文是讲述时钟分频电路设计，可以分为偶数分频和奇数分频；

时钟分频简介: 分频顾名思义就是分的的频率，频率是在电子中例如方波信号中指每秒钟周期的次数。所谓分频就是吧周期通过一定的办法给分解了。所以，n分频就是指，原来的信号经过n的周期，新的信号跳变一次。这样20Mhz，2分频就是10mhz，5分频就是4mhz，10分频就是1mhz。晶振频率是单片机内部的，单片机里的分频指的是时钟频率的分频，而晶振震荡两次才会产生一个时钟频率。所以，先要将晶振频率二分频，得到时钟频率，然

Verilog时钟n分频: n分频模块实现如下： module ndivision(clk_in, clk_out, reset_low); input clk_in,reset_low; output reg clk_out; reg [4:0] cnt; parameter CNT_NUM = 20; parameter CNT_HIGH = 10; initial begin

verilog时钟分频设计: 1.偶分频模块设计偶分频意思是时钟模块设计最为简单。首先得到分频系数M和计数器值N。 M = 时钟输入频率 / 时钟输出频率 N = M / 2 如输入时钟为50M，输出时钟为25M，则M=2，N=1。偶分频则意味着M为偶数。以M=4，N=2为例，我们希望得到的输出时钟时序如下：因此只需要将counter以clk_in为时钟驱动计数，当counter = (N-1)时，clk_ou...

Verilog HDL的时钟分频（2次方分频）: verilog里实现时钟分频有很多种方法，比如用计数器计数，或状态机也行，下面我讲下自己常用的以同一个计数器的方式实现的多种2次方的分频方法。例：input clk;reg [23:0]count;clk2=count[0];//2分频clk4=count[1];//4分频clk8=count[2];//8分频clk16=count[3]://16分频always @(posedge clk)co

【MSP430时钟】MSP430 5438时钟系统介绍: 3.1时钟系统介绍 UCS模块支持低功耗。它内部含有三个时钟信号，用户可以自行选择，找到性能和功耗的平衡点。UCS软件配置后，只需要一两个晶振或者电阻，而不需要使用外部振荡器。 UCS模块最多含有5个时钟源：l XT1CLK：低频/高频振荡器，可以使用低频 32768HZ 晶振和外部振荡器或者通过外部输入源输入 4MHZ~32MHZ时钟。 l VLOCLK：内部低消耗...

多媒体时钟死机的问题: 我的程序中使用了多个多媒体时钟，程序能够正常运行，但在调试过程中，却频频死机，各位大侠请赐教

时钟主频分频倍频预分频后分频: 主频：cpu的时钟频率，表示cpu的运算速度 分频：将输入信号的的频率进行降低之后在输出；经过处理后，输出的信号频率是原来的1/2,叫二分频；1/n的话，就是n分频。倍频：输出信号的频率为输入信号频率的倍数；2倍频，3倍频，n倍频。预分频：1：256 输入信号达到256个电平后，计数值加一后分频：1：256 只有中断发生256次之后，才会置中断位

死机重启问题: 最近电脑经常死机，有时候要重启多次才能成功，重启失败会提示：rnboot from CD:disk error press anykey to restartrn有时候有可以正常重启rn关机后一会重启又可以正常启动rn请问下大家这个都有哪些原因可以导致这样的错误rn电脑是新的，今年才配的。rn硬盘SATA接口rn光驱是IDE接口

也是死机和重启的问题: 我的机器，rnWIN2000professional系统，rn在BT下载时，rn会突然蓝屏死机，rn或者自动重启，rn我用的是BitComet0.56rn去官网的论坛上问过了，rn说是资源耗尽，rn各位，有没有知道具体一些的原因啊，rn或者是解决的办法？？？？？rnrnrnPS：我的朋友用BT下载，24小时挂机，什么事都没有。郁闷！！！！rn

基于msp430的频率采集: 采集频率程序几点睡觉方式为覅叫上叠加烦我挨饿家法煞风景威力减肥

MSP430频率测试: 基于MSP430单片机的频率捕捉与显示，内含详细的代码解释

msp430 F2619 采集频率: msp430 F2619 采集频率 非常准（最高20M）

FPGA——时钟分频和时钟使能的思考: 之前遇到时钟需要分频的时候，直接用计数器和源时钟产生，然后把这个分频时钟的上升沿作为敏感事件去写了，今天看了特权同学的书，也自己在网上看了看，这样做是不好的，降低了系统的可靠性，在实际工程中我们应该避免这中写法。采用时钟使能的方式，这样整个工程都是单一时钟电路，也利于分析维护。建议的写法如下： module pro( input clk, input ...

eda实验TYPF_时钟分频: eda实验TYPF_时钟分频 自己做的，欢迎分享

边沿检测，时钟任意分频，: 一.边沿检测，即上升沿或下降沿的检测。一般为了防止触发信号的波动，多加几级触发器，消除抖动，使信号更稳定主要应用在（1）将时钟边沿使能转化为边沿检测使能，使时钟同步化。（2）捕捉信号的突变（3）逻辑分析仪中信号的边沿检测二.异步时钟解决方案（1）异步时钟复位信号的同步化用边沿检测的部分思

【温故而知新】【1】时钟分频-整数: 离开微电子行业有一年时间了，最近准备返回老本行，因此想先把Verilog捡起来。最简单的Verilog例子就是时钟分频，此处写了个整数分频，可以实现偶数分频，50%占空比，奇数分频，非50%占空比。代码是参数化，分频数可调整。代码如下： //=========================================================== // Author: s

6410+wince6.0 lcd时钟频率问题: EBOOT初始化LCD的时候要调用SMDK6410\SRC\DRIVERS\DISPLAY\s3c6410_ldi_lib\s3c6410_ldi.C中的LDI_fill_output_device_information函数来初始化寄存器的值，系统启动中LCD驱动也调用了这个函数，现在的问题是 pDeviceInfo->RGBOutMode = DISP_16BIT_RGB565_P;rn pDeviceInfo->uiWidth = 480;rn pDeviceInfo->uiHeight = 272;rn pDeviceInfo->VBPD_Value = 2;rn pDeviceInfo->VFPD_Value = 2;rn pDeviceInfo->VSPW_Value = 10;rn pDeviceInfo->HBPD_Value = 2;rn pDeviceInfo->HFPD_Value = 2;rn pDeviceInfo->HSPW_Value = 41;rn pDeviceInfo->VCLK_Polarity = IVCLK_FALL_EDGE;rn pDeviceInfo->HSYNC_Polarity = IHSYNC_LOW_ACTIVE;rn pDeviceInfo->VSYNC_Polarity = IVSYNC_LOW_ACTIVE;rn pDeviceInfo->VDEN_Polarity = IVDEN_HIGH_ACTIVE;rn pDeviceInfo->PNR_Mode = PNRMODE_RGB_P;rn pDeviceInfo->VCLK_Source = CLKSEL_F_LCDCLK;rn pDeviceInfo->VCLK_Direction = CLKDIR_DIVIDED;rn [color=#FF0000]pDeviceInfo->Frame_Rate = 60;[/color] rn break;rnpDeviceInfo->Frame_Rate = 60 设置它为60启动EBOOT后用示波器可以看到频率，但是等加载LCD驱动后系统频率变低，3倍以下，最近在调OLED，4.3寸屏频率不对就白屏，换成其他型号的屏，（pDeviceInfo->Frame_Rate = 60一样），但是用示波器看出来的频率不一样，跟踪代码没发现那里修改了呀，那位知道怎么回事啊？rn这周必须调通的，大家帮帮忙！

Verilog_FPGA产生分频时钟的方法: 1.使用信号取反得到时钟。 2.使用线性序列机得到时钟 信号取反可以同时产生上升沿与下降沿，如果还是使用posedge clk就必须使原时钟频率*2，再得到分频时钟，因为要计算的是单位时间内上升沿与下降沿的总和，例如：由50mHz的信号产生12.5mHz的信号，1/50m = 0.00000002s则每过0.00000002s取反操作就必须进行一次，12.5mHz的信号由取反操作得到，每过1/...

uboot中串口时钟频率及波特率的设置: 本人使用的uboot版本为uboot2012,采用的串口是NS16550，在include/configs/***.h（即板子对应的config文件）中，添加了以下配置选项： /*NS16550 Configuration*/ #define CONFIG_SYS_NS16550 #define CONFIG_SYS_NS16550_SERIAL #define CONFIG_SYS_NS

MSP430应用技巧7：MSP430F5438A时钟的设置: 使用MSP430F5438A，XT2外接25MHz晶振，编写时钟驱动程序，不能正常工作，现将此代码粘贴出来。这段代码将MCLK、SMCLK和ACLK都设置为XT2，已达到性能的最优化。其关键代码均以做了解释。但是，此程序不能正常工作，仔细查看TI官方手册，问题出现在CPU内部VCore没有正确设置。 MSP430的5xx系列和6xx系列，芯片内部集成线性稳压器，

时钟实现任意占空比分频: 1.实现偶数分频 module div_even(clk,outclk,rst);//占空比为50% input clk,rst; output outclk; reg outclk; reg [3:0] count; parameter N=4;//分频系数 N=输入时钟频率/输出时钟频率 always @(posedge clk or posedge rst) if(rst)...

DIV时钟分频verilog程序: 时钟分频的verilog程序，已通过验证

(5.1)uboot详解——时钟分频: (5)uboot详解——时钟分频 如果cpu是计算机的大脑，电流是计算机的血液，那么时钟则是计算机的心脏，时钟频率决定了处理器运算的快慢，它的每一次“跳动”都驱动着处理器不停的执行命令。不同的是，人的各个部位心率是一样的，但计算机却有多个频率，而且每个部位可能有不同的频率，比如“大脑”有一个频率，“手“有一个频率，“脚”使用的是另外一个频率，这样就产生了两个问题：怎么产生这些不同的频率？处理器怎

XS128设置时钟频率为40MHz: XS128设置时钟频率为40MHz，可以修改里面的参数，改为其他的频率！亲测可用

MSP430时钟倍频设置亲测 MSP430F5529有效: void initClock() { UCSCTL6 &amp;= ~XT1OFF; //启动XT1 P5SEL |= BIT2 + BIT3; //XT2引脚功能选择 UCSCTL6 &amp;= ~XT2OFF; //打开XT2 // PMMCTL0 |=PMMPW+ PMMCOREV_3; PMMCTL0_H = 0xA5...

U-boot里面 PLL时钟分频的问题: 我在U-boot里面 loleve_init.SrnPLL1 800Mhzrnmov r3,#DP_OP_800rnmove r4,#DP_MFD_800rnmov r5,#DP_MFN_800rnrnrn现在得时钟说是 200M, 时钟怎么算的rn/*ddr clock from PLL 1,all perclk dividers are 1 since using 24Mhz*/rnldr r1,=0x59E35100rnstr r1,[r0,#CLKCTL_CBCDR] //CLKCTL_CBCDR = 0x14rnrn这个0x59E35100是怎么来的啊？我想设置 DDR 为166Mhz，有人知道该怎么设置这个值吗？rnrnrn rn

电脑死机频率太高？？？？: 我有一台电脑最近经常死机，估计是硬盘问题，可以想办法解决吗，不过要在不丢失数据的前提下。rn等待你的帮助

Android的死机、重启问题分析方法: Android的死机、重启问题分析方法 1... 死机现象... 5 1.1 死机定义... 5 1.2 死机表现... 5 1. 系统简图... 5 2. 可能死机的原因... 6 2... 死机分析数据... 7 Backtrace. 7 3... 几种典型的异常情况... 15 3.1 Deadlock. 1

关于STM8死机和重启的问题: 我们公司有一个用STM8做的产品（没用系统），之前的程序跑起来一直很正常；后来公司想在该产品上增加无线数据通讯的功能，我将代码写好后加进去发现原来的主要功能和现在的无线数据通讯功能都能正常运行。但是在进入某个菜单界面进行一些设置时一直会死机和重启。rn 我进入到这部分菜单程序，把里面的一条case语句注释掉就可以正常运行（这些菜单程序都是以前的，并不是我这部分的）。后来发现的确是我的程序造成的，因为我将我这部分的代码屏蔽后就恢复正常。但问题是，在进入这个菜单时并没有调用我的那部分程序。我的这部分程序只有在运行原程序的某一部分的时候才会被调用。并且在不进入那个菜单时，我的那部分程序和原程序都能正常运行。但是一进入那个菜单，按下确定键进行设置时就死机或者重启。rn 用的是IAR的开发环境。我在查找问题的时候发现越查越诡异。我将我的那部分代码分成两半，把某一半注释掉流另一半后编译烧进去，发现正常，于是我把另一半注释掉，把原先的那部分恢复后编译烧进去发现也正常，但是都不屏蔽的话就不行。后来实在没办法了，我将我的程序经常要调用的一些函数（我写的）内容全部注释掉（也就是变成空函数了），再将我的主程序（加在原程序中）的所有代码注释掉然后一条一条放出来编译烧进去测试。发现放到一定程度就不能再放了，如果再放一条问题又会出现，不放就正常。但是那一条代码根本没有任何错误，只是一条简单的赋值语句。而且不是放某一特定语句会这样，而是在多加任何一条都不行。怎么会这样呢，我实在是想不通了。是不是芯片的堆栈什么的溢出了导致的。原程序比较大，编译后快超过64K了。哪位大侠能解惑一下，小弟不甚感激

WINNT老是重启死机的问题?: 最近不知怎么啦,一台装了WINNT4.0，SP6的服务器，老是死机，要不就重启，现在发展到一开机运行到蓝色屏幕，显示有多少内存之后就重启了。rnrn大虾们快快帮帮忙。

时钟与频率合成基本原理: 时钟和频率合成的应用领域 ► 锁相环(PLL)的设计与应用 ► 直接数字频率合成(DDS)的设计与应用 ► 数据转换器时钟的问题 ► 时钟产生与分配

CPU时钟周期和时钟频率: 就工作方式而言，CPU 分两种：同步 CPU 和异步 CPU。异步 CPU并不常见，用途广泛的是同步 CPU 。既然是同步 CPU，当然就需要有一个同步机制，或者说要有个“主管”来维护同步状态，不然你做一样，我做一样，没有统一协调，那不就乱套了？在计算机中，就是时钟发生器来完成这项工作——不停给芯片发送一个连续的脉冲信号，每一次脉冲到来，芯片内的晶体管就改变一次状态，让整个芯片完成一定任务。 ...

时钟周期时钟频率: 名词解释分直：2分

【嵌入式开发】时钟初始化 ( 时钟相关概念 | 嵌入式时钟体系 | Lock Time | 分频参数设置 | CPU 异步模式设置 | APLL MPLL 时钟频率设置 ): N. 标题n n. 标题n (n) 标题n N. 标题n n. 标题n (n) 标题n 博客内容

linux 内核时钟频率: 我如何修改内核的时钟频率呢?rn谢谢了!

STM32F407的定时器时钟频率: //实验的思路为对TIM3进行初始化后，进入死循环等到TIM3的溢出中断，当TIM3_CNT的值等于TIM3_ARR时，就会产生TIM3的中断，进入中断处理函数；TIM3_CNT从0开始计数。 // 看一下时钟频率 根据时钟树得到TIM3挂载在APB1时钟上，APB1来自SYSCLK时钟，是来自PLLCLK，有HSE时钟经过分频-倍频-分频得到的； stm32F407中时钟HSE的

zynq 的时钟频率: Bram在native模式下Performance up to 450MHz，AXI4 interface模式下Performance up to 300 MHz ，PL的时钟频率上限应该和PLL的最高输出是一致的，或者说在PLL输出最高频时，PL可以正常的传递信号，arm的频率一般设置为默认的677MHz。...

频率时钟偏移模型: 《软件无线电中突发DQPSK信号的联合码元定时恢复和频偏估计方法》

STM32学习之：时钟频率: ******************************** 本学习笔记基于STM32固件库V3.0 使用芯片型号：STM32F103 开发环境：MDK ******************************** 第一课 时钟频率 STM32F103内部8M的内部震荡，经过倍频后最高可以达到72M。目前TI的M3系列芯片最高频率可以达到80M。在stm32

关于时钟频率和带宽: 带宽100M bit/s 和始终频率100MHZ 本质上是一样的，因为一个时钟周期传输1个bit位，也就是说100M HZ （每秒100* 10^6 个时钟周期，1秒传输100*10^6个bit位）所以本质上是一样的

怎么计算时钟的频率: 我有一个A/D转换器，硬件手册上没有写要多大的时钟频率，但给了其它信息，但我不知道怎么算,请大虾们帮帮忙啊。rn 吞吐速率 200 ksps，VDD = 5V；75 ksps VDD = 2.7Vrn转换时间 10个时钟周期rn模拟输入采样时间 1.5 时钟周期rn6.2 保持最小时钟速率 rnMCP3002 启动采样后,电荷会被存储到采样电容中。rn采样周期结束后,器件每接收到一个时钟脉冲就转换一rn位。用户必须注意的是,如果采用较慢的时钟速率,采rn样电容将在转换过程中释放电荷。在 85°C(最差条件)rn下,若 VDD = 2.7V,器件将在 700μs 内保持采样电容不rn释放电荷;若 VDD = 5V,则时间可延长至 1.5 ms。这意rn味着当 VDD = 2.7V 时,发送采样周期所需的 1.5 个时rn钟,以及实际转换所需的 10 个时钟的时间之和不得超rn过 700 μs。如果不能满足此条件,就可能会使转换的线rn性误差超过规定值。rnrnrnrnrn rnrnrn rn

MSP430(MSP-EXP430G2_LaunchPad)学习心得---时钟: MSP430(MSP-EXP430G2_LaunchPad)学习心得---时钟

msp430时钟的运用: 对msp430的适中进行操作切换时钟频率

MSP430学习之时钟: 430的教学，想要学习的就下吧，还是很有用的

MSP430的时钟程序: MSP430的时钟程序，可以让初学者进行参考，学习基本编程

MSP430时钟程序: 使用CCS编写MSP430时钟程序，DS1302计时，1602显示

MSP430的时钟切换程序: MSP430的时钟切换程序，可以让初学者进行参考，学习基本编程

MSP430的时钟系统: 讲解了MSP430的时钟系统，这部分是MSP430比较难理解的地方

基于MSP430时钟设计: 基于MSP430单片机时钟开发超低功耗

MSP430时钟定性分析: MSP430时钟定性分析 1.时钟参数 1.1 宏定义时钟注释 //宏定义外接时钟，设置时钟很重要 #define EXTAL_IN_XT1_HZ ( 32768) #define EXTAL_IN_XT2_HZ (4000000) //宏定义内部REFO，VLO时钟频率 #define VLOCLK_FREQUENCY ( 10000) #define REFOC...

芯片时钟频率: 电脑中有许许多多的半导体芯片，每个芯片都是在特定的时钟频率下进行工作的。时钟发生器提供给芯片的时钟信号是一个连续的脉冲信号，而脉冲就相当于芯片的脉搏，每一次脉冲到来，芯片内的晶体管就改变一次状态，让整个芯片完成一定任务。

修改CPU时钟频率: 请问各位！window的系统时间是从CPU中取得的秒级数时间间隔来计算时间的！请问有什么办法可以修改调节使得系统时钟变快或变慢。？在线等！

msp430电子时钟: 430单片机做的电子时钟············ 希望有帮助

MSP430时钟设计资料: 文档里面有关于一些时序图和一些时钟的相关资料

MSP430时钟系统详解: 学习MSP430时钟系统的好资料。下我所需，载我所想！

学习笔记之浅谈MSP430时钟: 简单介绍MSP430的一些时钟源以及选择，430时钟的配置以及应注意的内容。

DDR时钟频率测试软件: 本软件带使用说明，可以测试DDR内存的实时频率

FPGA利用待分频时钟实现任意分频: FPGA使用带分频时钟作任意分频。

【温故而知新】【3】时钟分频-半整数分频N.5: 【温故而知新】【3】时钟分频-半整数分频N.5， N>2本次实现的实现的半整数分频，N.5分频。实现的方式是通过移位寄存器，这种方式的思路来源文献“Clock dividers made easy”, writed by Mohit Arora from ST mircoelectronics, LTD. Mohit Arora 也写过一本书，叫做“The art of hardware arch

MSP430利用定时器测频率: 这个程序是利用msp430 的定时器来测量脉冲的频率，外部脉冲作为定时器的时钟源，程序计数计算出脉冲的频率，测量精确度高

U盘版免卡免狗 PC3000 V14中文破解版下载: 用于硬盘修复的著名的PC3000中文免卡免狗的U盘破解版相关下载链接：[url=//download.csdn.net/download/b85654525/2237588?utm_source=bbsseo]//download.csdn.net/download/b85654525/2237588?utm_source=bbsseo[/url]

editpuls+汇编环境下载: editpuls+汇编环境editpuls+汇编环境editpuls+汇编环境editpuls+汇编环境editpuls+汇编环境editpuls+汇编环境editpuls+汇编环境editpuls+汇编环境editpuls+汇编环境editpuls+汇编环境editpuls+汇编环境相关下载链接：[url=//download.csdn.net/download/CMT100/2648206?utm_source=bbsseo]//download.csdn.net/download/CMT100/2648206?utm_source=bbsseo[/url]

JSP网站开发典型模块与实例精讲源码下载: 《JSP网站开发典型模块与实例精讲》随书源码，详细介绍了JSP网站开发一些典型模块与实例。相关下载链接：[url=//download.csdn.net/download/zxy2001225/3348960?utm_source=bbsseo]//download.csdn.net/download/zxy2001225/3348960?utm_source=bbsseo[/url]

相关热词 c# 线程顺序 c#昨天当前时间 c# 多进程锁 c#mysql图片存取 c# ocx 委托事件 c# 读取类的属性和值 c# out 使用限制 c#获取url的id c#怎么进行分页查询 c# update 集合

我们是很有底线的

MSP430 时钟频率分频设置的问题 死机 重启 [问题点数：20分，结帖人bandaoyu]

MSP430 时钟频率分频设置的问题死机重启 [问题点数：20分，结帖人bandaoyu]