硬件设计
verilog中寄存器数组赋值问题
墨衍会员 · AI 创作全网分发 墨衍智能分发 通过墨衍一键同步至各平台 可同步平台 CSDN微信公众号微博知乎掘金百家号博客园抖音小红书 你的文章也可以这样分发 墨衍会员 ¥399起/年，写一次发全网
我也要 关注 + 加入社区寄存器数组reg[127:0]arry[0:150], 计数变量reg[6:0]cnt;
要给arry赋值有两种方法
1. arry[cnt] = xxx;
2. case(cnt)
0: arry[0] = xxx;
1: arry[1] = xxx;
2: arry[2] = xxx;
...
endcase
显然第一种方法更方便，ISE12.4也可以综合，但我看网上有人说这种方法综合出来效率很低，谁能给小弟指点一二啊
实在不想用第二种方法，也敲太多代码，太麻烦了
要给arry赋值有两种方法
1. arry[cnt] = xxx;
2. case(cnt)
0: arry[0] = xxx;
1: arry[1] = xxx;
2: arry[2] = xxx;
...
endcase
显然第一种方法更方便，ISE12.4也可以综合，但我看网上有人说这种方法综合出来效率很低，谁能给小弟指点一二啊
实在不想用第二种方法，也敲太多代码，太麻烦了
...全文
相关推荐
verilog综合小结
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
verilog2001 VS verilog 1995
verilog2001 VS verilog 1995
Verilog数字系统设计教程[夏宇闻]第四版PPT课件
《Verilog数字系统设计教程[夏宇闻]第四版》PPT课件最新版
FPGA学习VERILOG
学习VERILOG的好资料，VERILOG语言在综合方面要注意的问题。对大家有所帮助。
Verilog IEEE标准
Verilog IEEE标准 希望对大家有用
