==请教 verilog实现，判断一个数据（32bit）中1的个数的最佳方法==

zheshimimi1 2013-03-04 06:20:46

input 【31:0】 data_in；
output chk_out；含1个“1”为1，否则为0

多谢

...全文

3815 1 打赏收藏转发到动态举报

写回复

1 条回复

切换为时间正序

请发表友善的回复…

发表回复

DL 2013-04-23

打赏
举报

回复

1\最笨的方法就是case（data-in）： ffff：chk_out<=32； . . . 0000：chk_out<=0； defaul:chk_out<=0； endcase;

将一个32bit的数据，颠倒过来，bit0与bit31交换，bit1与bit30交换。 C语言实现 void sw(uint val) { int i,valx=0; for(i=0;i<32;i++) { valx+=val<<(31-i); } return valx; } verilog 实现方案一： module sw( a, b); input wire [31:0]a; output w...

2.6.3 常用数字处理算法的Verilog实现1．加法器的Verilog实现串行加法器组合逻辑的加法器可以利用真值表，通过与门和非门简单地实现。假设和表示两个加数，表示和，表示来自低位的进位，表示向高位的进位。每个全加器都执行如下的逻辑表达式：这样可以得到加法器的一种串行结构。因此，式(2.1)所示的加法器也被称为串行加法器。如图2-20给出了一个4位串行加法器的结构示意图。图2-20...

对于发送端发送送来的数据流，我们需要检测出其帧头来判断一帧的开始，从而开始接收数据。本人采用了接收1011010码流的例子来讲解如何实现数据流的检测。首先，先画好接收码流的状态图：这里做下简单的解释：当前数据为0时，一直等待1的到来，1到后跳转S1状态(已检测数据1)，在等待0的到来，如果数据为1到则返回IDLE(图上写错了)从新开始检测；此时接收了10了，状态跳转S2(已检测数据10)，继续检测...

在系统设计的过程中，经常需要根据输入数据的值，对相关信号的值进行改变。如果输入数据的边界值数量比较少，可以用条件操作符、if...else、case等结构实现。但是如果数据边界值的数量很多，使用条件操作符和if...else会导致最差情况下的延时增加，使用case会导致代码量巨大。在这种情况下，使用不同的Verilog代码可以对系统的资源和速度产生很大影响。比如在某MP3解码系统中，存在如下代码...

求一个32bits数据中1的个数

其他开发语言

3,423

社区成员

15,635

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章