时序约束具体应该怎么做

[Dingding6120c]

比如我用verilog写了一段代码，完成了功能仿真，想要进行时序约束，进行时序仿真，怎么做呢？是要把代码变成门级电路，然后再按照各个节点进行分析吗？

[Binzo]

编写SDC文件，然后添加到工程。