6,161
社区成员
发帖
与我相关
我的任务
分享CMOS与非门电路的输入端悬空时是高电平还是低电平
自己看了下CMOS与非门的原理电路，感觉悬空后看不出MOS管是否导通。求助。因为我看到一个CMOS与非门的输入端是另一个CMOS三态门的输出端，而这个CMOS三态门是处于高阻抗状态（相当于断开）
...全文
请发表友善的回复…
发表回复
mhx117 2014-08-20
- 打赏
- 举报
自己顶下，求解11楼
mhx117 2014-08-20
- 打赏
- 举报
感谢帮助~~
movsd 2014-08-20
- 打赏
- 举报
如果左边两个与非门是TTL芯片，那么F2悬空视为高电平，如果是CMOS芯片，F2视为未知电平。
mhx117 2014-08-19
- 打赏
- 举报
原来如此~明白CMOS门电路不能悬空的道理了。
但是解答好像跟我问题本意跑偏了的样子~。我能直接上图问下么？
movsd 2014-08-14
- 打赏
- 举报
OD与非门，输入端还是一样的，CMOS输入端可看作一个小容量电容，电容充到一定电压，输入为1，电容放到一定电压，输入为0，如果悬空，电容内的电荷会因各种寄生元件影响而不可预知的充放电，甚至可能高频率的来回振荡，造成芯片发热，就像9楼说的那样。
lidongliping 2014-08-14
- 打赏
- 举报
输入需要上拉会下拉，否则有可能出现功耗过大的现象，我原来遇到过。
mhx117 2014-08-12
- 打赏
- 举报
吃完回来仔细看了下题，发现题中画的与非门不是普通CMOS与非门，而是OD与非门。但是OD与非门的输入端也不像是可以悬空的样子...
mhx117 2014-08-12
- 打赏
- 举报
鳝鱼汤小排面
mhx117 2014-08-12
- 打赏
- 举报
自己回复个，先去吃饭。
feng549 2014-08-12
- 打赏
- 举报
一般OD门作为输入的话，是呈现高阻的，外部如果没有驱动电平，内部也没有上拉的话，我认为应该是0的。
但一般设计的时候都会根据具体手册，看这种输入是否加上拉。
mhx117 2014-08-12
- 打赏
- 举报
@movsd 怎么能回复四楼..
mhx117 2014-08-12
- 打赏
- 举报
确实CMOS门电路输入端不可悬空。那么三态门的高阻抗状态接OD输入端看作是高是低还是其他？
mhx117 2014-08-12
- 打赏
- 举报
简化下问题：CMOS三态门的高阻态输出接入OD门时，视为高电平还是低电平？为什么？。CMOS逻辑门的输入端不能悬空，但是三态门的高阻态相当于断开，断开岂不是悬空了么？
movsd 2014-08-12
- 打赏
- 举报
一般的CMOS芯片在输入悬空的情况下状态不定，可能是1,也可能是0,还有可能来回变化，所以对于可能悬空的输入，都要加一个上拉或者下拉电阻来避免这种情况出现。
