IIC上拉电阻计算公式

爆板流 2014-12-04 05:07:56
在网络上找了许久,研究了下IIC上拉电阻计算。发现网络上总是有个文章被转来转去,我仔细看了下总觉的有错:

就是这篇文章:http://blog.sina.com.cn/s/blog_5f103c9c0100ly0r.html
被转来转去的额····
看下里面的第一个公式:应该是 Vdd(max) 才可以吧??
然后第二个公式里的:1us 是 1 00KHZ ? 这个是说周期么?要是周期100K不是10us ??当然那个400K的也是错的了。

我从周工的IIC里面看到一个图是这样的,那么3.3V的时候呢?

...全文
1116 11 打赏 收藏 转发到动态 举报
写回复
用AI写文章
11 条回复
切换为时间正序
请发表友善的回复…
发表回复
爆板流 2014-12-09
  • 打赏
  • 举报
回复
引用 9 楼 u012586257 的回复:
查了一下英文资料 http://www.nxp.com/documents/user_manual/UM10204.pdf 应该是 Rp max = tr /(0.8473 * Cb) , tr 为上升时间,Cb为总线电容 Rp min =(VDD - VOL max) / IOL , VOLmax 是最大有效低电平,IOL 是I2C设备拉电流能力 (3mA)。 原文有误。害大家浪费时间
多谢大侠!
worldy 2014-12-07
  • 打赏
  • 举报
回复
不需要那么纠结电阻用多大,如果对上升沿要求很高的话,使用stc15系列吧,可以推挽输出,比你用多小的电阻都管用
mangoalx 2014-12-05
  • 打赏
  • 举报
回复
查了一下英文资料 http://www.nxp.com/documents/user_manual/UM10204.pdf 应该是 Rp max = tr /(0.8473 * Cb) , tr 为上升时间,Cb为总线电容 Rp min =(VDD - VOL max) / IOL , VOLmax 是最大有效低电平,IOL 是I2C设备拉电流能力 (3mA)。 原文有误。害大家浪费时间
爆板流 2014-12-05
  • 打赏
  • 举报
回复
研究后觉得 公式1应该是对的, 公式2应该是:Rmax=(T*0.874) /c 请高人赐教!
爆板流 2014-12-05
  • 打赏
  • 举报
回复
如果第二个公式是正确的,那么加入C是200pF,那算出来的结果 R是如此的小啊··??R怎么又会是最大值啊?
爆板流 2014-12-05
  • 打赏
  • 举报
回复
引用 3 楼 u012586257 的回复:
第二个公式里面T应该是要求的上升/下降沿时间,所以远小于波特率的每数据位时间 感觉总线电容很难确定,所以大概算一下,实测波形调整吧
引用 4 楼 fuchouzhe 的回复:
1、电压最小是对的,考虑总线是开漏结构,过小的上拉电阻会有很大的驱动电流 2、T为上升时间,总线电容一般由布线决定,包括PCB和连接器以及线缆的分布电容,必须实测
我还是有点不明白! 因为我觉得如果Vdd的波动是3.0~3.6V,那么如果用Vdd(min)算出来的结果R最小是 0.87K左右,如果当用上了0.87K而电压是3.6V的时候,电流就过大了吧? 所以我还是觉得Vdd应该是Vdd(max)就是要取3.6V来计算,这样电路才不会 电流过大的危险啊? 请指教下?
zmszsh 2014-12-05
  • 打赏
  • 举报
回复
好吧,我重来没有关注过这个东西!
fuchouzhe 2014-12-05
  • 打赏
  • 举报
回复
1、电压最小是对的,考虑总线是开漏结构,过小的上拉电阻会有很大的驱动电流 2、T为上升时间,总线电容一般由布线决定,包括PCB和连接器以及线缆的分布电容,必须实测
mangoalx 2014-12-04
  • 打赏
  • 举报
回复
第二个公式里面T应该是要求的上升/下降沿时间,所以远小于波特率的每数据位时间 感觉总线电容很难确定,所以大概算一下,实测波形调整吧
爆板流 2014-12-04
  • 打赏
  • 举报
回复
想得到 上拉电阻的最大最小值计算公式啊,谢谢了各位~~
爆板流 2014-12-04
  • 打赏
  • 举报
回复
想得到 上拉电阻的最大最小值计算公式啊,谢谢了各位~~

6,125

社区成员

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧