社区
硬件设计
帖子详情
cadence 焊盘封装保存时总有下列提示,怎么弄
sinat_25649195
2015-06-14 11:32:19
好着急 大神支招
...全文
665
1
打赏
收藏
cadence 焊盘封装保存时总有下列提示,怎么弄
好着急 大神支招
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
1 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
Fanfan_Zz
2017-09-21
打赏
举报
回复
在Dill/Slot symbol的Figure选类型,填上合适尺寸。老早问的,问题肯定早已解决。
Cadence
学习记录(二)
焊盘
绘制
Cadence
学习记录(二)
焊盘
绘制
BGA
焊盘
设计的一般规则
BGA
焊盘
设计的一般规则: (1)
焊盘
直径既能影响焊点的可靠性又能影响元件的布线。
焊盘
直径通常小于焊球直径,为了获得可靠的附着力, 一般减少20%--25%。
焊盘
越大,两
焊盘
之间的布线空间越小。如1.27mm间距的BGA
封装
,采用0.63mm直径
焊盘
,在
焊盘
之间可以安排2根导线通过,线宽125微米。如果采用0.8 mm的
焊盘
直径,只能通过1根线宽为125微米的导线。 (2)
下列
公
Cadence
17.2 软件(Allegro)画PCB操作前期设置参数(仅供参考)(针对相对简单的项目)
此篇文章针对简单的项目对PCB布线前期设置用户使用参数等,方便初学者入门。
一文学会
Cadence
Sigrity PDN仿真——硬件新手小白都能看懂的保姆级教程
电源完整性的仿真,实际上是在仿真以及优化系统中的等效串联电阻。知道了仿真以及优化的目标之后,接下来就是要弄明白这个串联电阻从哪儿来以及怎么优化。整个系统中的串联电阻实际上由三部分组成:没有相位的阻抗,有相位的容抗和感抗,得益于相位,在某个特定的频点,容抗和感抗会大小相等,相位相反而相互抵消,这
时
候整个系统中就剩下了阻抗,所以整个系统的串联电阻达到了一个最低值,这种现象就是----谐振。当系统处于谐振点
时
候,整个系统会有一个最小的串联电阻,所以第一个优化电阻的手段就是让谐振来的更频繁一点。
Allegro 17.2文件导入Altium Designer21
Altium Designer 支持导入来自Allegro(最高版本 17.2)的二进制 (.brd) 和ASCII (.alg)文件。为了导入文件,Altium Designer 21最终需要的是 ASCII 版本。二进制版本需要先经过一个*.brd到*.alg的版本转换过程,由作为Allegro安装一部分的文件extracta.exe来执行该转换过程,最后在Altium Designer中导入。
硬件设计
6,127
社区成员
11,292
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章