社区
硬件设计
帖子详情
4412的usb2.0两层板走差分对,这样可以么?
nanhaidexianren
2015-08-28 11:48:36
如下图所示,第一次画差分对,下面是demo的走线。不是很懂。我仿照这来就可以么?
有什么需要注意的地方么?
另外附上板子的pcb,求大神指导呀
...全文
278
4
打赏
收藏
4412的usb2.0两层板走差分对,这样可以么?
如下图所示,第一次画差分对,下面是demo的走线。不是很懂。我仿照这来就可以么? 有什么需要注意的地方么? 另外附上板子的pcb,求大神指导呀
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
4 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
nanhaidexianren
2015-09-02
打赏
举报
回复
有人肯定,我就结贴了~谢谢大家了
qq_25088267
2015-09-01
打赏
举报
回复
两条差分信号线尽量靠近就行了。这样才能尽量保证环境干扰能同时作用于两条信号线上,那么在受干扰的时候两条线同时是高电位或低电位,而不是差分信号,从而可以分离出干扰信号以达到抗干扰能力
venus5712
2015-08-31
打赏
举报
回复
Cadence吧
xqhrs232
2015-08-30
打赏
举报
回复
差分线等长应该就差不多了吧?这个PCB是什么软件画的?很高级啊!
POLAR.INSTRUMENTS.SI8000v3
polar Si8000m是全新的边界元素法场效解算器,建立在我们熟悉的早期Polar阻抗设计系统易于使用的用户界面之上。 Si8000m增加了强化建模技术,可以预测多电介质PCB的成品阻抗,同时考虑了密排
差分
结构介电常数局部变化。 建模时常常忽略了表面涂层,Si8000m模拟涂层与表面线路之间的阻焊厚度。这是一种更好的解决方案,可根据电路
板
采用的特殊阻焊方法进行定制。新的Si8000m还提取偶模阻抗和共模阻抗。(偶模阻抗是当两条传输线对都采用相同量值、相同极性的信号驱动时,传输线一边的特性阻抗。)在
USB
2.0
和LVDS等高速系统中,越来越需要控制这些特征阻抗。
基于 T
USB
8041 的
USB
3.0 HUB(原理图、源码)-电路方案
Dynamix 保留本作品所有权利. ALL RIGHTS RESERVED by DYNAMIX. 本作品采用知识共享署名-非商业性使用-相同方式共享 4.0 国际许可协议进行许可。 本设计是一款符合
USB
3.0 要求的,兼具有5V快速充电特性的一款超高速分线器。本设计从原理,布线,采购,制造均有本人亲自把关,用料考究,稳定性强。本人尊崇开源的思想,希望通过这样一个简单的设计,抛砖引玉,让国内的爱好者们在分享中学习,在学习中交流。这仅仅是个开始,我会在接下来的业余生活中带给大家更多更好的作品。 本设计经过两次迭代实物验证,除厂商不对外开放的OTP功能外完全实现T
USB
8041其余各项功能。其功能主要包括: 实现
USB
3.0 集线器功能,向下兼容
USB
2.0
链路; 实现四个
USB
-A 母座 下行端口和一个
USB
-B 母座 上行端口以最高近似 5Gbps(SuperSpeed)的速率传输数据; 设备可以通过 5.5 外径 2.5 内径 DC 电源接口供电,供电电压为 9V~14V DC,所需适配器功率不低于 45W *; 在外部电源接口插入后,设备电源将自动从上行 Vbus 端口供电切换至外部独立供电; 设备属性可以通过外部 EEPROM 修改,提供默认配置二进制文件(*.bin); 在默认配置下,上行端口连接时,四个下行端口支持 CDP,DCP 协议最高2A@5V快速充电模式; 在默认配置下,上行端口未连接时,四个下行端口支持 ACP1/2,CDP,DCP 协议最高2A@5V快速充电模式; 下行四个端口采用独立限流开关控制,当任意一个下行端口输出电流超过 2A 时,PC端将会收到下游端口过流通知并可手动复位; 主芯片T
USB
8041 pin-to-pin 兼容T
USB
8041A,经过验证可以实现
USB
3.1 Gen1 标准。 本设计使用 Altium Designer 绘制原理图文件和 PCB 文件。PCB 经过样品生产后,手工焊接并调试。调试测试电压,电流,时钟频率等参数,并针对限流,过流,警告,快充等特性单独测试。同时,粗略对比高速 SSD 移动硬盘在大文件传输过程中直接连接 PC 与经过 HUB 连接 PC 时速度的变化,结果传输速度无明显差别**。 设计中根据 PCB 样品生产材料规格,使用 Si9000 计算
差分
阻抗。在 Layout 过程中,使用
差分
对工具布线,进行等长处理,使用 Shield 工具保护
差分
线,以获得最好的信号完整性。由于身边没有 TDR 和 VNA 等设备,无法进行详细测试。 在 PCB 文档中所有器件均含有 3D 外形,方便二次开发外壳。文件中附带一个简易外壳文件***。 本设计核心器件全部使用进口器件。主要芯片均选择德州仪器公司产品。该公司器件资料齐全,对独立开发者非常友好。接插件方面,选择引进较多的通用接插件。评估人员可以在要求高的场合使用进口接插件,在要求低的场合使用国产接插件,这样有利于控制成本。在测试过程中,主要使用 TE,Molex,CUI 和富士康的接插件,这几个生产商器件质量较好,寿命高。对于电解电容,采用高速数字电路中常用的松下POSCAP等高分子聚合物电容,提高整体电源质量。 本设计采用四层
板
材,顶层信号,中间层地和电源,底层低速信号。极大保证了电源和信号完整性。 本设计端口均有过流保护和静电保护,保证设备安全。 在设计中,参考了若干半导体生厂商关于
USB
3.0 的 Reference design ,
USB
协会的
USB
3 Spec 还有一些网上版权不明晰的设计。 在本文档中,主要包括整个 1.2 版本 PCB project 文件。 其中,可以提取出 BOM,Gerber 等制造相关文件。后续所有文档的更新和维护将会在 Github 中呈现。 Github文件地址 PCB 文件中,含有
板
层设计文件。请根据
板
层厚度,挑选加工厂商。如需调整,使用 Si9000 重新计算后,更改
差分
对规则,对
差分
对重新 Layout 。 四层
板
打样,参考费用在200元/10片左右。 针对于高校学生,推荐在 TI.com 申请样片,本设计中 TI 芯片均可申请样片****。 本设计中包含相当多的冗余器件,请根据实际需求添加。 本设计只考虑到小量样品测试,并未经过产品化测试。其中存在很多可制造性问题亟待解决。 本说明中未尽事宜,请根据图纸自行揣摩。如有疑惑欢迎在文后跟帖或者在 Github 中提问,也可以 Email 联系我 miracle.jin.tong@gmail.com 或 15918107@hdu.edu.cn 。 本设计中存在的瑕疵与不足也欢迎批评指正。 *可以参考 T
USB
8041 Datasheet 中寄存器定义,使用烧录器调整所需功能。在关闭若干快充功能
USB
基础入门
USB
是由世界著名计算机和通信公司等共同推出的新一代接口标准,全称为Universal Serial Bus(通用串行总线),是一种快速、灵活的总线接口。它是为了解决日益增加的PC外设与有限的主
板
插槽和端口之间的矛盾而制定的一种串行通信标准。本程课基于
USB
2.0
,带你快速地学习和了解
USB
的基础知识,包括:
USB
基础
USB
历史版本及性能指标
USB
设备分类(控制器,集线器和普通功能设备)
USB
硬件接口分类
USB
引线定义和
USB
接口颜色标识说明
基于 T
USB
8041 的高成本开源
USB
3.0 HUB-电路方案
Dynamix 保留本作品所有权利. ALL RIGHTS RESERVED by DYNAMIX. 本作品采用知识共享署名-非商业性使用-相同方式共享 4.0 国际许可协议进行许可。 本设计是一款符合
USB
3.0 要求的,兼具有5V快速充电特性的一款超高速分线器。本设计从原理,布线,采购,制造均有本人亲自把关,用料考究,稳定性强。本人尊崇开源的思想,希望通过这样一个简单的设计,抛砖引玉,让国内的爱好者们在分享中学习,在学习中交流。这仅仅是个开始,我会在接下来的业余生活中带给大家更多更好的作品。 本设计经过两次迭代实物验证,除厂商不对外开放的OTP功能外完全实现T
USB
8041其余各项功能。其功能主要包括: 实现
USB
3.0 集线器功能,向下兼容
USB
2.0
链路; 实现四个
USB
-A 母座 下行端口和一个
USB
-B 母座 上行端口以最高近似 5Gbps(SuperSpeed)的速率传输数据; 设备可以通过 5.5 外径 2.5 内径 DC 电源接口供电,供电电压为 9V~14V DC,所需适配器功率不低于 45W *; 在外部电源接口插入后,设备电源将自动从上行 Vbus 端口供电切换至外部独立供电; 设备属性可以通过外部 EEPROM 修改,提供默认配置二进制文件(*.bin); 在默认配置下,上行端口连接时,四个下行端口支持 CDP,DCP 协议最高2A@5V快速充电模式; 在默认配置下,上行端口未连接时,四个下行端口支持 ACP1/2,CDP,DCP 协议最高2A@5V快速充电模式; 下行四个端口采用独立限流开关控制,当任意一个下行端口输出电流超过 2A 时,PC端将会收到下游端口过流通知并可手动复位; 主芯片T
USB
8041 pin-to-pin 兼容T
USB
8041A,经过验证可以实现
USB
3.1 Gen1 标准。 本设计使用 Altium Designer 绘制原理图文件和 PCB 文件。PCB 经过样品生产后,手工焊接并调试。调试测试电压,电流,时钟频率等参数,并针对限流,过流,警告,快充等特性单独测试。同时,粗略对比高速 SSD 移动硬盘在大文件传输过程中直接连接 PC 与经过 HUB 连接 PC 时速度的变化,结果传输速度无明显差别**。 设计中根据 PCB 样品生产材料规格,使用 Si9000 计算
差分
阻抗。在 Layout 过程中,使用
差分
对工具布线,进行等长处理,使用 Shield 工具保护
差分
线,以获得最好的信号完整性。由于身边没有 TDR 和 VNA 等设备,无法进行详细测试。 在 PCB 文档中所有器件均含有 3D 外形,方便二次开发外壳。文件中附带一个简易外壳文件***。 本设计核心器件全部使用进口器件。主要芯片均选择德州仪器公司产品。该公司器件资料齐全,对独立开发者非常友好。接插件方面,选择引进较多的通用接插件。评估人员可以在要求高的场合使用进口接插件,在要求低的场合使用国产接插件,这样有利于控制成本。在测试过程中,主要使用 TE,Molex,CUI 和富士康的接插件,这几个生产商器件质量较好,寿命高。对于电解电容,采用高速数字电路中常用的松下POSCAP等高分子聚合物电容,提高整体电源质量。 本设计采用四层
板
材,顶层信号,中间层地和电源,底层低速信号。极大保证了电源和信号完整性。 本设计端口均有过流保护和静电保护,保证设备安全。 在设计中,参考了若干半导体生厂商关于
USB
3.0 的 Reference design ,
USB
协会的
USB
3 Spec 还有一些网上版权不明晰的设计。 在本文档中,主要包括整个 1.2 版本 PCB project 文件。 其中,可以提取出 BOM,Gerber 等制造相关文件。后续所有文档的更新和维护将会在 Github 中呈现。 Github文件地址 PCB 文件中,含有
板
层设计文件。请根据
板
层厚度,挑选加工厂商。如需调整,使用 Si9000 重新计算后,更改
差分
对规则,对
差分
对重新 Layout 。 四层
板
打样,参考费用在200元/10片左右。 针对于高校学生,推荐在 TI.com 申请样片,本设计中 TI 芯片均可申请样片****。 本设计中包含相当多的冗余器件,请根据实际需求添加。 本设计只考虑到小量样品测试,并未经过产品化测试。其中存在很多可制造性问题亟待解决。 本说明中未尽事宜,请根据图纸自行揣摩。如有疑惑欢迎在文后跟帖或者在 Github 中提问,也可以 Email 联系我 miracle.jin.tong@gmail.com 或 15918107@hdu.edu.cn 。 本设计中存在的瑕疵与不足也欢迎批评指正。 *可以参考 T
USB
8041 Datasheet 中寄存器定义,使用烧录器调整所需功能。在关闭若干快充功能
USB
2.0
差分
线设计
USB
2.0
差分
线设计
USB
2.0协议定义由两根
差分
信号线(D 、D-)传输高速数字信号,最高的传输速率为480 Mbps。
差分
信号线上的
差分
电压为400 mV,
差分
阻抗(Zdiff)为90(1±O.1)Ω。在设计PCB
板
时,控制
差分
信号线的
差分
阻抗对高速数字信号的完整性是非常重要的,因为
差分
阻抗影响
差分
信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。
差分
线2D模型如图1所示:
差分
线由两...
硬件设计
6,127
社区成员
11,292
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章