社区
硬件设计
帖子详情
刚刚接触Verilog这个计数器哪里写错了QAQ求大神帮忙看一下
yuanyuanyue1996
2015-10-20 07:34:50
module QAQ(cnt,clk,reset);
input reset,clk;
output cnt;
reg[7:0] cnt;
always @(posedge clk)
begin
if(!reset) cnt=0;
else cnt=cnt+1;
end
endmodule
为什么那个cnt一直是xxx T_T 刚刚开始学习啥也不会-。-
...全文
1154
6
打赏
收藏
刚刚接触Verilog这个计数器哪里写错了QAQ求大神帮忙看一下
module QAQ(cnt,clk,reset); input reset,clk; output cnt; reg[7:0] cnt; always @(posedge clk) begin if(!reset) cnt=0; else cnt=cnt+1; end endmodule 为什么那个cnt一直是xxx T_T 刚刚开始学习啥也不会-。-
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
6 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
花小涛
2016-10-31
打赏
举报
回复
cnt没有初始化
Dream_Recall
2016-04-12
打赏
举报
回复
是 output cnt;的问题吧,应该定义为 output [7:0] cnt;你试试
Nokia5320mini
2016-04-02
打赏
举报
回复
1楼说的对,测试程序有问题
fly 100%
2015-12-29
打赏
举报
回复
clk 估计没有初始化
whf_zju
2015-12-27
打赏
举报
回复
同楼上。 还有就是时序逻辑要用非阻塞赋值的 <=
Taibuzhuanye
2015-12-25
打赏
举报
回复
timescale有定义吗?
verilog
编写的
计数器
(4种)
程序是用
verilog
编写的
计数器
模块,里面包含了四种不同控制的
计数器
,仿真通过!
Verilog
实现按键
计数器
Verilog
实现按键
计数器
文章目录
Verilog
实现按键
计数器
一、简介二、 代码实现三、效果 一、简介
计数器
我们都知道,这里我们旨在使用
Verilog
HDL 来实现按键
计数器
的操作,功能有: 1、按下一个键,计数加一(+1);...
使用
verilog
实现
计数器
用
Verilog
实现
计数器
本实验使用了quartus和modelsim 六进制
计数器
Verilog
A——
计数器
Verilog
A——
计数器
计数器
(
Verilog
)
计数器
的用处很多,比如在设计分频器时,需要用到
计数器
对每个时钟边沿进行计数,当记到某个数时,时钟翻转。同样在设计FIFO时,读写指针也需要没读或写一次,就需要讲
计数器
加1。下面我介绍一些简单的8位
计数器
的...
硬件设计
6,120
社区成员
11,288
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章