用74LS83设计一个两位BCD加法器

xp3233597 2015-10-28 02:30:16
用74LS83设计一个两位BCD加法器满足下列要求:

month leap
| | | | |
|---------------------|
| |
| |
|---------------------|
| | | |
28 29 30 31

month leap 28 29 30 31
0000 – – – – –
0001 – 0 0 0 1
0010 0 1 0 0 0
0010 1 0 1 0 0
0011 – 0 0 0 1
0100 – 0 0 1 0
0101 – 0 0 0 1
0110 – 0 0 1 0
0111 – 0 0 0 1
1000 – 0 0 0 1
1001 – 0 0 1 0
1010 – 0 0 0 1
1011 – 0 0 1 0
1100 – 0 0 0 1
1101 – – – – –
111– – – – – –


要求:
1. month为四位2进制数。
2. 4个输出:28,29,30,31。
3. 任何时候只有一个确定结果。
4. 至少运用一个多路复用器(multiplexer,MUX).

拜托各位大神了!
...全文
737 2 打赏 收藏 转发到动态 举报
写回复
用AI写文章
2 条回复
切换为时间正序
请发表友善的回复…
发表回复
worldy 2015-10-29
  • 打赏
  • 举报
回复
lz你想干吗?遇到什么问题?话都说不清楚嘛?
xp3233597 2015-10-28
  • 打赏
  • 举报
回复
大神们帮帮忙吧!!
电子秒表电路设计实验报告 学生姓名: 学 号: 专 业:科学教育 年级、班级:04级5A班 实验项目:电子秒表电路设计 实验类型:设计 实验时间:2006年11月28日 实验指导老师: 实验评分: 一. 实验目的 1.进一步提高独立分析问题和解决问题的能力。 2.掌握数字系统的分析和设计方法。 3.对数字集成电路的综合应用有进一步的认识和理解。 二. 设计题目:制作一个简易的电子秒表 功能要求: 1. 具有两位数码显示。分别显示1/10秒和秒计数。 2. 有两个按键分别控制启动(开始计时)/停止和清零。功能表如下: "KEY1 "KEY2 " 功 能 " " 0 " 0 "清零并停止计时 " " 1 " 0 "准备开始计时 " " 1 " 1 "启动计时 " " 1 " 0 "停止计时 " 三、概述: 要完成题目要求的电子秒表功能,系统应具有如下几部分电路: 1. 定时电路;题目要求最小计时单位为1/10秒,即100ms。这部分电路必须能准确 的产生周期为100ms(频率为10Hz)的时钟信号。 2. 计时电路:题目要求系统具有两位显示器,分别显示秒和1/10秒信号。所以本 系统应具有两个十进制计数器,分别对定时信号进行计数,以产生1/10秒和 秒计数。系统计数范围从0.0~9.9秒。 3. 显示译码驱动电路:将计数器的计数结果(BCD码)通过译码器译成七段显示码 并驱动LED数码管显示出来。 4. 控制电路:根据题目要求,本电子秒表应具有两个按键。其中一个控制秒表的 启/停,本按键应有自锁功能,按一次启动计时,再按一次停止计时。另一个 按键控制清"0",本按键不需自锁,按下时系统清"0";放开时系统回复正常 计时功能。系统电路结构框图如图1所示。 清"0" 启动/停止 图1 系统结构框图 四、电路设计方案: 1、定时电路:系统的定时电路要求产生周期为100ms的时钟信号。由于在此实验前我们 没过555定时器,故可用时钟信号发生器来实现。 定时器是电子秒表的核心,其作用是产生一个标准频率10赫兹的脉冲信号。振荡频率 的精度和稳定度决定了秒表的质量(如图2 ),图3为脉冲信号宽度。 100ms 时钟信号发生器 脉冲信号 图2 时钟信号发生器 2. 计时电路:本电路需要两位十进制加法计数器,对定时电路的时钟信号进行计数。可用 两片74LS160实现。74LS160是同步十进制加法计数器,其功能表如下: "CP "RD "LD "EP "ET "工作方式 " "X "0 "X "X "X "置零 " "上升沿 "1 "0 "X "X "预置数 " "X "1 "1 "0 "1 "保持 " "X "1 "1 "X "0 "保持 " "上升沿 "1 "1 "1 "1 "计数 " 应用两片74LS160组合级联可构成100进制计数器。其级联方式可分为串行进位方式和 并行进位方式两种。串行进位方式接法如图3所示。 图3 串行进位方式连接图 在串行进位方式中,将高位的74LS160的CP与低位的进位端C相接,当低位计数器计满产 生进位时就会给高位计数器一个脉冲,使高位计数器加1。 图4、 并行进位方式连接图 并行进位方式接法如图4所示。它是将高低位计数器的CP接在一起并将低位计数器的 进位C与高位计数器的EP接起来。当低位计数器尚未计满时,其进位端C输出低电平使高 位计数器处于保持状态(不计数);当低位计数器计满产生进位时,C输出高电平使高位 计数器处于计数状态,定时脉冲一到高位计数器加1。同时低位计数器回零,C输出低电 平,高位计数器又处于保持状态直到第二个进位脉冲的到来。 3. 显示译码电路 显示译码电路根据显示器件的不同可有不同的器件选择,如74LS47(适合于驱动共阳 接法的LED数码管)和74LS48(适合于驱动共阴接法的LED数码管),本实验提供的器 件为共阳LED数码管,所以选用74LS47。其电路为如下图5: 图5、74LS47与共阳LED数码管组成的译码显示电路 4、控制电路 系统要求具有清"0"和启/停按键。对于清零功能,根据计数器74LS160的功能表, 我们知道,74LS160提供了清零引脚,只要将该引脚置低电平,计数器既实现清零功能。 具体接法如图6。 图6、实现清零功能电路 对于启/停控制,我们从74LS160的功能表可知,当ET端为低电平,计数器将处于保 持状态(停止记数)。当ET端为高电平且其他控制引脚均满足计数条件时,计数器才开 始计数。我们可采用图10的电路来实现启/停控制。当开关按下时,ET="0";放起时 ,ET="1"。 图7、实现启/停功能的电路 五、应用EWB电子仿真软件进行设计仿真 1、定时电路的仿真调试 在计算机上运行EWB并调出时钟发生信号仿真运行达到预定目标,电路产生周期为 100ms 的
实验三 中规模组合逻辑电路设计(二)(74LS283加法器应用) 1、用两个4位并行加法器和适当的逻辑门电路实现(X+Y)×Z,其中,X=x2x1x0、Y=y2y1y0、Z=z1z0均为二进制。 2、仅使用2片283实现2位十进制数8421码到二进制码的转换。   实验四 中规模组合逻辑电路设计(一)(74LS138译码器和74LS74152/153应用) 1、  用3-8线译码器74LS138和适当的门电路设计三输入一致性检测电路。 2、  用8选1 多路复用器74LS152实现一个全加器。   实验五 触发器应用 1、用J-K触发器设计一个四分频器(即输出频率为输入频率的1/4)。 2、利用D触发器设计四人抢答电路。四人参加比赛,每人一个按钮,其中最先按下按钮者,相应的指示灯亮;其他人再按按钮不起作用。 实验六时序逻辑电路设计 1、 设计一个模4可逆计数器。 2、 设计一个0011序列检测器。   实验7 中规模时序逻辑电路设计 1、 用74161设计一个模100计数器。 2、 用74194设计一个00011101序列信号发生器。   综合性、设计性实验 1、设计“串行8421BCD码检验器”,当8421BCD码0000~1001输入时,Z=0,非8421BCD码1010~1111输入时,Z=1;由低位到高位串行输入,每四个二进制数码为一组循环工作。 2、设计一个自动售饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币自动给出一杯饮料;投入两元(两枚一元的硬币)硬币后,再给出饮料的同时找回一枚五角硬币。
1.锁存器74LS373 74LS373是三态输出的八D锁存器。1 脚是输出使能(OE),是低电平有效。当1 脚是高电平时,不管输入3、4、7、8、13、14、 17、18 如何,也不管11 脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、 15(Q5)、16(Q6)、19(Q7)全部呈现高阻状态(或者叫浮空状态); 当1 脚是低电平时,只要11 脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、 6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)立即呈现输入脚3、4、7、8、13、14、17、 18 的状态. 锁存端 LE 由高变低时,输出端 8 位信息被锁存,直到 LE 端再次有效。当三态门使能 信号OE 为低电平时,三态门导通,允许Q0~Q7 输出,OE 为高电平时,输出悬空。 2.8-3线优先编码器74LS148 74LS148集成电路是一个典型的优先编码器,在优先编码器电路中,允许同时输入两个以上编码信号。不过在设计优先编码器时,已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上输入信号时,优先编码器只按优先级高的输入信号编码,优先级低的信号则不起作用。74148是一个八线-三线优先级编码器。 图8-2 74LS148芯片真值表 抢答电路设计原理及实现思路: 图中S9为主持人控制电路,默认初始为高电平,经非门输出端接74LS373的~OC端;S1~S8为八位选手的抢答器,初始默认为高电平,按下后为低电平,经八输入与非门接74LS373的ENG端。锁存器的输出端与优先编码器74LS138的输入端一一相连,实现到三位BCD码0~7的转换,再利用加法器74LS283加1接七段数码管显示结果,这里用与门将加法器的输出最高位和优先编码器的EO端相连,输出接至数码管显示的最高位,七段数码管就可以正常显示1~8。 当答题开始时,主持人先按下开关复位,再次打开开关时进入抢答环节,此时74LS373的~OC端接低电平有效,ENG端也为低电平,锁存器不锁存,数码管一直显示0;当有选手按下开关后,ENG端跳变为高电平,锁存器随即开始锁存输出,经优先译码器和加法器,七段数码管随即显示第一个按下开关的选手编号,同时因为锁存器处于锁存状态,其后再有选手按下开关,数码管显示依然不变。抢答基本电路即完成。

27,375

社区成员

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 单片机/工控
社区管理员
  • 单片机/工控社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧