verilog写电路代码

智识训练营 2015-11-03 03:47:36

怎么画个电路图

...全文

143 5 打赏收藏转发到动态举报

写回复

5 条回复

切换为时间正序

请发表友善的回复…

发表回复

fly 100% 2015-11-19

打赏
举报

回复

两个选择器和一个与门吧

智识训练营 2015-11-05

打赏
举报

回复

谢谢，能发个网址什么的吗？

智识训练营 2015-11-03

打赏
举报

回复

与电路图一致的代码

相关推荐

课程主要讲解基于simulink的hdl coder模块组的使用方法，学会使用hdl coder搭建算法模型，校验模型并能自动生成可以下载到FPGA运行的Verilog或VHDL代码，学会testbench文件的自动生成和modelsim模型的验证。对于初学者，能掌握基于simulink的FPGA代码自动生成技术，会加速初学者开发复杂的FPGA算法的本领。

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 FPGA经验谈系列文章——写代码心中要有电路?前言心中无需电路的情况心中有电路的情况总结前言很早很早以前，我就从无数个帖子中看到一些这样的论述。例如“verilog是一个硬件描述语言，写代码的时候心中要知道其对应的电路是什么”，工作的前面几年，我完全不理解为什么会有这样的论述，我verilog代码写的好好的，功能也能实现，根本不需要在意什么电路之类的。工作久了之后，慢慢才发现这句话还是有一定的道理，慢慢有一点领悟了吧。心中无需电路的

Verilog语言是硬件描述语言而不是设计语言。在写Verilog代码时，大脑要先想好完成的具体功能应该用什么样的电路实现，然后再用Verilog描述出来。

用verilog写代码的时候一定要做到：心中有电路，代码有电路。至于想要做到心中无电路，代码无电路，那就是玄学了。再者，做FPGA一定要设计当头，做FPGA设计或者是ASIC设计的最重要的就是设计。写代码不要光always，这样很浪费逻辑资源。寄存器多了，面积必然大，功耗也会大。不符合ic设计理念。写verilog之前不光要做到心中有电路，还要做到心中有时序图。一个设计方案，不仅心中要有数，而且要写下来。再动手写代码之前，心中也有个普。正确设计流程应该是确定设计模块的要求，划分硬件结构。同时

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档同步CRC Verilog代码前言http://outputlogic.com/前言一、CRC原理二、CRC电路原理三、Verilog代码实现前言 http://outputlogic.com/ 前言简单记录一下有用的网页一、CRC原理 https://www.bilibili.com/read/cv12483775 二、CRC电路原理 https://blog.csdn.net/shuchangsc/article/detail.

1,067

社区成员

6,269

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告