社区
硬件设计
帖子详情
verilog中调用FIFO的IP核的问题,请教
buaaalex
2016-05-27 04:59:44
调用了个FIFO的IP核,综合部过去,报错是illegal redeclaration of module XXX。
我的理解是变量声明重复,但是没有找到重复变量。
删掉了IP核,调用IP核生成时的文件.V核.NGC,综合通过。
想问下版上大神这是什么情况?
...全文
803
1
打赏
收藏
verilog中调用FIFO的IP核的问题,请教
调用了个FIFO的IP核,综合部过去,报错是illegal redeclaration of module XXX。 我的理解是变量声明重复,但是没有找到重复变量。 删掉了IP核,调用IP核生成时的文件.V核.NGC,综合通过。 想问下版上大神这是什么情况?
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
1 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
fly 100%
2016-05-30
打赏
举报
回复
调用例化的ip 命名问题吧
Verilog
中
的
ip核
-
FIFO
(野火)
Verilog
中
的
ip核
-
FIFO
【Xilinx IP
调用
】
FIFO
IP 核介绍及用
Verilog
进行读写实验
FIFO
简介
FIFO
分类
FIFO
信号解释 实验任务 实验框图 创建工程 添加 IP 并配置 设计文件 写
FIFO
模块 读
FIFO
模块 顶层模块 管脚时钟约束 验证功能 写
FIFO
部分 读
FIFO
部分
FIFO
简介
FIFO
的英文全称是 First In First Out,即先进先出。FPGA 使用的
FIFO
一般指的是对数据的存储具有先进先出特性的一个缓存器,常被用于数据的缓存,或者高速异步数据的交互也即所谓的跨时钟域信号传递
Verilog
学习笔记(
FIFO
IP核
的使用)
多比特数据跨时钟域处理:前后带宽不同步:同步
fifo
读写受同一个时钟控制;异步
fifo
读写受不同时钟控制。
Verilog
HDL-
IP核
开发-
FIFO
-
IP核
(三)
1.
IP核
的基本概念 IP(Intellectual Property)即知识产权。在半导体产业将
IP核
定义为“用于ASIC或FPGA
中
的预先设计好的电路功能模块”。简而言之,IP即电路功能模块。 在数字电路
中
,将常用的且比较复杂的功能模块设计成参数可修改的模块,方便用户直接
调用
。 2.
IP核
的分类 HDL语言形式---软核;网表形式---固核;版图形式---硬核; 3.
FIFO
——
IP核
简介
FIFO
(First In First Out,即...
实现同步
FIFO
(
Verilog
)
FPGA内部资源是嵌入式块RAM,所以如果在FPGA内部想要实现
FIFO
,并不是FPGA内部就有实实在在的
FIFO
模块,
FIFO
模块都是由RAM变换而来,所以也就可以说成是嵌入式块RAM使用之
FIFO
。 使用
IP核
的方式实现
FIFO
非常简单,本篇文章是用
Verilog
来实现一个同步
FIFO
,注意不管同步
FIFO
还是异步
FIFO
,内部都需要体现RAM资源的使用:
Verilog
实现
FIFO
代码: module
fifo
#( parameter DATA_WIDTH = 8, parameter D
硬件设计
6,120
社区成员
11,288
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章