25MHz的时钟源如何得到4路200MHz的时钟信号

weixin_35954059 2016-08-24 03:00:21
25MHz的时钟源如何得到4路200MHz的时钟信号
...全文
1429 6 打赏 收藏 转发到动态 举报
写回复
用AI写文章
6 条回复
切换为时间正序
请发表友善的回复…
发表回复
archun77 2016-11-08
  • 打赏
  • 举报
 回复
可以用可编程的锁相环芯片，比如IDT的IDT5V49EE系列，有I2C接口，通过I2C编程，编完程数据可以保存，下次上电直接可用。
habc9870 2016-10-23
  • 打赏
  • 举报
 回复
专用时钟芯片即可
木由三三 2016-08-31
  • 打赏
  • 举报
 回复
采用时钟驱动器或者FPGA芯片，要根据具体的性能指标选择。输入源信号特性是什么，输出四路使用信号指标多少，来选择。
shinerise 2016-08-31
  • 打赏
  • 举报
 回复
必须倍频上去。得用PLL了估计得。
falloutmx 2016-08-26
  • 打赏
  • 举报
 回复
找几个时钟芯片
fly 100% 2016-08-25
  • 打赏
  • 举报
 回复
找个pll 用fpga应该可以
《嵌入式技术ARM裸机开发》之时钟系统和电源管理
本课程介绍S3C2440的时钟系统和电源管理，为后续课程打基础。
高速信号常见问题分析（一）——一个25MHZ时钟信号的单调性问题测试分析
本文结合实际测试中遇到的时钟信号回沟问题介绍了高速信号的概念，进一步阐述了高速信号与高频信号的区别，分析了25MHZ时钟信号沿上的回沟等细节的测试准确度问题，并给出了高速信号测试时合理选择示波器的一些建议...
如何实现时钟信号分频？
以下题为例：要求将50MHz的时钟信号进行分频，产生1MHz的时钟信号。其Verilog描述如下： 首先，精确理解一下50MHz的时钟频率究竟是什么概念？ 50MHz的时钟信号，其周期为1/50M秒，1秒有50M个方波信号。 端口...
基于Vivado上用Verilog和vivado上的IP核中的锁相实现PLL锁相环进行倍频、分频。其中给定时钟是50MHz，输出四个时钟信号分别是：200MHz、100MHz、50MHz、25MHz。
基于Vivado上用Verilog和vivado上的IP核中的锁相实现PLL锁相环进行倍频、分频 1，锁相环原理图 2，RTL代码设计+IP核的端口例化 3，端口的约束文件 4，testbench代码 5，RTL代码+Testbench测试代码生成的门级网表：...
第4课【STM32的时钟】时钟 时钟源 内外部时钟 高低速时钟
时钟有什么作用时钟源HSE 外部高速时钟HSI 内部高速时钟LSE 外部低速时钟LSI 内部低速时钟PLL锁相环主要时钟和其他时钟主要时钟其他时钟配置系统时钟实验基本知识框架Xmind文件下载 基本知识框架 课堂笔记 时钟 ...
硬件设计

6,125

社区成员

11,292

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章