CPU总线（MCU总线）与AHB/APB有什么关系？

Joeker 2016-09-05 11:59:43

如题，CPU总线（MCU总线）与AHB/APB有什么关系？

...全文

2086 3 打赏收藏转发到动态举报

写回复

3 条回复

切换为时间正序

请发表友善的回复…

发表回复

huishao94 2017-07-21

打赏
举报

回复

同问，感谢各位回复。

chenqiu1015 2016-10-11

打赏
举报

回复

AHB/APB都是ARM制定的高级微控制器总线体系AMBA中定义的两种不同的总线，AHB（高级高性能总线）是中枢总线主要负责连接处理器、存储器等，APB（高级外设总线）主要用于连接低功耗外设的，这些总线共同构成了芯片内部各模块之间通信的桥梁。

uid123 2016-09-06

打赏
举报

回复 1

CPU总线是宽泛的说法，AHB、APB是CPU总线应用的一种具体实例。如CPU总线=人，AHB=白人，APB=黑人，

在FPGA上实现基于Cortex-M3的MCU系统的RTL设计过程。该系统主要由Cortex-M3 MCU、AHB和APB总线、UART串行通信模块、四通道定时器以及SWD仿真模型构成。通过Verilog代码展示了各个模块的具体实现方法，并提供了配套的firmware驱动和支持仿真测试的脚本。此外，还讨论了如何利用VCS进行仿真测试，确保系统的正确性和稳定性。文中提到的应用案例包括UART收发测试和FreeRTOS与LwIP的配置，进一步证明了该系统的实用价值。适合人群：具备Linux EDA环境基础的MCU初学者，尤其是对FPGA技术和嵌入式系统感兴趣的开发者。使用场景及目标：① 学习和掌握FPGA平台上Cortex-M3 MCU的设计与实现；② 探索AHB/APB总线的工作原理及其在实际项目中的应用；③ 实现UART串行通信和定时器功能，为后续复杂项目打下坚实的基础；④ 使用SWD仿真模型进行调试和验证。其他说明：该工程目前暂未包含DMA、高级定时器和以太网等功能，但计划在未来逐步加入。同时，所有代码均不可用于商业目的。

在FPGA上实现基于Cortex-M3的MCU系统的RTL设计过程。该系统主要由Cortex-M3 MCU、AHB和APB总线、UART串行通信模块、四通道定时器以及SWD仿真模型构成。通过Verilog代码展示了各个模块的具体实现方法，并提供了配套的firmware驱动和支持仿真测试的脚本。此外，还讨论了如何利用VCS进行仿真测试，确保系统的正确性和稳定性。文中提到的应用案例包括UART收发测试和FreeRTOS与LwIP的配置，进一步证明了该系统的实用价值。适合人群：具备Linux EDA环境基础的MCU初学者，尤其是对FPGA技术和嵌入式系统感兴趣的开发者。使用场景及目标：① 学习和掌握FPGA平台上Cortex-M3 MCU的设计与实现；② 探索AHB/APB总线的工作原理及其在实际项目中的应用；③ 实现UART串行通信和定时器功能，为后续复杂项目打下坚实的基础；④ 使用SWD仿真模型进行调试和验证。其他说明：该工程目前暂未包含DMA、高级定时器和以太网等功能，但计划在未来逐步加入。同时，所有代码均不可用于商业目的。

基于FPGA的Cortex-M3 MCU系统：带AHB APB总线与UART硬件RTL源码，支持ARMGCC与SWD仿真调试，扩展功能丰富的MCU开发平台（暂不含DMA和高级定时器）,基于FPGA的Cortex-M3 MCU系统：RTL源码工程，含AHB APB总线、UART串口、四通道定时器，配套仿真与驱动，可扩展用户程序与IP调试功能（非DMA和高级定时器版本）,FPGA上实现的cortex-m3的mcu的RTL源码，加AHB APB总线以及uart的硬件RTL源代码工程使用了cortex-m3模型的mcu系统，包含ahb和apb总线，sram，uart，四通道基本定时器，可以跑armgcc编译的程序。带有swd的仿真模型。可以使用vcs进行swd仿真读写指定地址或寄存器。带有的串口uart rtl代码，使用同步设计，不带流控。带有配套的firmware驱动，可以实现收发数据的功能。带有的四通道基本定时器，可以实现定时中断，具有自动reload和单次两种模式。用于反馈环路实现、freertos和lwip等时基使用。暂时不包括架构图中的DMA，高级定时器和以太网，后期

基于CortexM3的MCU最小系统的构建及其与FPGA的整合方案。该系统采用AHB+APB总线结构，配备128K*2 SRAM，并支持bootloader。文中展示了关键的Verilog代码片段，如AHB总线接口定义和双端口SRAM设计，以及用于RTL仿真、FPGA编译和firmware编译的一键式操作脚本。此外，还提供了SWD仿真模型的Python接口，便于进行硬件调试。整个工程环境支持多种开发工具链，如armgcc和Keil，适用于Altera和Xilinx FPGA平台。适合人群：具备Linux EDA环境基础的MCU初学者，对嵌入式系统开发感兴趣的工程师。使用场景及目标：① 学习CortexM3 MCU的硬件架构和总线设计；② 掌握FPGA与MCU的整合方法；③ 实践从仿真到实际部署的全流程开发；④ 开发和调试自定义IP模块。其他说明：建议从简单的blinky例程入手，逐步深入到复杂的存储映射和外设开发。通过该项目，读者可以全面掌握MCU底层硬件的工作原理和技术细节。

apb总线，主要用于芯片设计时内部总线协议的设计及外挂设备与MCU之间的数据读取与写入

6,164

社区成员

11,288

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章