社区
硬件设计
帖子详情
求助关于FPGA的GTX/GTH IP核
shabbylife
2017-02-15 02:47:11
本人是一名学生,最近在学习FPGA的开发,想完成FC通信,其中要用Virtex7板子的GTH IP核,但我之前对它没有接触,而且,V7系列的GTH没有FC单独的例程,我照着V6板子配后依旧有问题。想请教那位大神接触过GTX/GTH,可以指导我配置并编写相关程序,完成FC协议。
...全文
1979
3
打赏
收藏
求助关于FPGA的GTX/GTH IP核
本人是一名学生,最近在学习FPGA的开发,想完成FC通信,其中要用Virtex7板子的GTH IP核,但我之前对它没有接触,而且,V7系列的GTH没有FC单独的例程,我照着V6板子配后依旧有问题。想请教那位大神接触过GTX/GTH,可以指导我配置并编写相关程序,完成FC协议。
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
3 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
粉墨登场
2017-03-30
打赏
举报
回复
谢谢分享,下载试试
yy2122
2017-03-30
打赏
举报
回复
说得太笼统,具体是预到了什么问题
shabbylife
2017-03-16
打赏
举报
回复
顶顶顶顶顶顶
Xilinx7 Series
FPGA
s
GTX
/
GTH
Transceivers user guide
Xilinx 7 高速收发器
GTX
/
GTH
的官方使用文档,很详细。
xapp1198.zip_
FPGA
GTX
_
GTH
眼图_
gth
_
gth
fpga
_xilinx pcie arm
Xilinx V7
FPGA
如何利用ARM处理器实现
GTX
/
GTH
高速串行接口眼图扫描功能。
Xilinx UG476 中文翻译
7系列
FPGA
GTX
/
GTH
收发器
Xilinx
FPGA
GTX
的DRP(Dynamic Reconfiguration Port)的时序配置模块
Xilinx
FPGA
GTX
的DRP的时序配置模块,有如下特性: 1)使用verilog hdl语言编写; 2)对DRP动态可重配置,可读可写; 3)地址数据可根据需求自己更改 4)用户端口与GT*端口分开,互补干扰
HDMI的
IP核
里面有2个IP,主要为HDMI的编码IP,可以直接添加调用,需要说明一下,是xilinx的开发工具
硬件设计
6,125
社区成员
11,292
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章