68013A FIFO问题
小小白桦树 2017-06-24 04:01:51 有个问题请教:我现在用的是同步SLAVE FIFO和FPGA通信,FLAGB作为FIFO满标志,FPGA判断FLAGB拉低后停止写FIFO,这个时候上位机去读USB 后 FLAGB正常会拉高的,但是有时候FLAGB不会拉高,也就是上位机读取不到FIFO中的数据,但是FPGA检测到FIFO是满
不会写FIFO,这时候只能复位FIFO,才能继续通信
如果我把FPGA的时序同步改为异步 就没毛病了,但是异步的USB速度很慢,固件的EPxFIFOCFG 配置AUTOOUT=1