68013A FIFO问题

小小白桦树 2017-06-24 04:01:51
有个问题请教:我现在用的是同步SLAVE FIFO和FPGA通信,FLAGB作为FIFO满标志,FPGA判断FLAGB拉低后停止写FIFO,这个时候上位机去读USB 后 FLAGB正常会拉高的,但是有时候FLAGB不会拉高,也就是上位机读取不到FIFO中的数据,但是FPGA检测到FIFO是满
不会写FIFO,这时候只能复位FIFO,才能继续通信
如果我把FPGA的时序同步改为异步 就没毛病了,但是异步的USB速度很慢,固件的EPxFIFOCFG 配置AUTOOUT=1
...全文
311 1 打赏 收藏 转发到动态 举报
写回复
用AI写文章
1 条回复
切换为时间正序
请发表友善的回复…
发表回复
johnwellhang 2018-09-17
  • 打赏
  • 举报
回复
您好!我最近在调试Altera 的PCIE,用的CY4GX开发板。现在手头有一个例程,我想测FPGA和PC之间的传输速度,但是我发现例程中QSYS系统的DMA两端都连的是片上存储器,没有连到PC端,我感觉以这个例程没法测FPGA和PC之间的传输速度。请问下您之前是怎么测的传输速度,谢谢!

21,595

社区成员

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 驱动开发/核心开发
社区管理员
  • 驱动开发/核心开发社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧