6,125
社区成员
发帖
与我相关
我的任务
分享16550 UART 接受FIFO的设计
如何设计RTL代码实现16550， 16550内部有一个接收FIFO，
如何能让CPU接口 （完全异步）安全和及时的取得FIFO的状态位，比如 data ready (LSR bit0), 产生阀值的中断（没毛刺）？
如何能让CPU接口 （完全异步）安全和及时的取得FIFO的状态位，比如 data ready (LSR bit0), 产生阀值的中断（没毛刺）？
...全文
请发表友善的回复…
发表回复
RedBrier 2017-08-25
- 打赏
- 举报
datasheet: https://wenku.baidu.com/view/f87e6d1efad6195f312ba68f.html
