问个很傻的问题,但想不同

gambleyao 2017-09-26 04:47:19
FPGA同步系统中,信号总在时钟的上升沿改变,是不是就是在建立保持时间之内改变,那么信号不存在亚稳态吗,
...全文
257 1 打赏 收藏 转发到动态 举报
写回复
用AI写文章
1 条回复
切换为时间正序
请发表友善的回复…
发表回复
大米粥哥哥 2017-09-26
  • 打赏
  • 举报
回复
同步系统中也有可能存在亚稳态 只是概率小而已 具体可以百度 FPGA中亚稳态-让你无处可逃

1,068

社区成员

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 非技术区
社区管理员
  • 非技术区社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧