SRAM组合后怎么确定多少地址线用于片内寻址？

tian_yu143 2017-10-07 05:52:10
2K*8的SRAM组成32K*16的存储器，在地址线中有几根用于片内寻址？为什么？
...全文
7188 8 打赏 收藏 转发到动态 举报
写回复
用AI写文章
8 条回复
切换为时间正序
请发表友善的回复…
发表回复
日立奔腾浪潮微软松下联想 2018-11-26
  • 打赏
  • 举报
 回复
这么长时间的帖子又挖出来了？片内寻址还是11位地址线，高4位地址线通过4-16译码器生成片选信号。
练手 2018-11-24
  • 打赏
  • 举报
 回复
16组2*2K*8的芯片，需要四位指明每组，再加上11，一共是15
qq_32597503 2018-08-17
  • 打赏
  • 举报
 回复
3楼正解，我已从曾经绿油油的骚年变为了胡子拉碴的欧巴
New_WDP 2018-05-23
  • 打赏
  • 举报
 回复
用2的10次方 ，10根地址线片内寻址，
New_WDP 2018-05-23
  • 打赏
  • 举报
 回复 1
1.首先用2片2KX8组成16位的芯片组（位扩展）
2.再用16块这样的芯片组组成32KX16的储存系统（字扩展）
3.以上一共用了32片2KX8的芯片
4.2的15次方等于32K，故需要15跟片内寻址线
fly 100% 2018-05-23
  • 打赏
  • 举报
 回复
11位应该就可以了
日立奔腾浪潮微软松下联想 2018-05-23
  • 打赏
  • 举报
 回复 1
片内地址范围还是2K嘛，要11位地址
22春“计算机科学与技术”专业《计算机原理》在线作业含答案参考10.docx
22春"计算机科学与技术"专业《计算机原理》在线作业答案参考 1. SRAM和DRAM都是随机读写存储器，它们共同的特点是数据可读可写。( ) A.正确 B.错误 参考答案：A 2. 系统总线是指( )。 A.运算器、控制器、寄存器之间的连接部件 B.运算器、寄存器、主存之间的连接部件 C.运算器、寄存器、外围设备之间的连接部件 D.CPU、主存、外围设备之间的连接部件 参考答案：D 3. 所有指令都有操作码和地址码。( ) A.对 B.错 参考答案：B 4. 异步控制常用于( ) A.CPU访问外围设备时 B.微程序控制器中 C.微型机的CPU控制中 D.硬布线控制器中 参考答案：A 5. 8088的M/IO引脚的低电平表明选通的是I/O接口。( ) A.错误 B.正确 参考答案：B 22春"计算机科学与技术"专业《计算机原理》在线作业含答案参考10全文共4页，当前为第1页。6. 8255只有三个普通I/O端口，所以它不可作为一个外部中断源去向8086申请中断。( ) A.错误 B.正确 参考答案：A 22春"计算机科学与技术"专业《计算机原理》在线作业含答案参考10全文共4页，当前为第1页。 7. 半导体静态存储器SRAM的存储原理是( )。 A.依靠双稳态电路 B.依靠定时刷新 C.依靠读后再生 D.信息不再变化 参考答案：A 8. Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分。( ) A.错误 B.正确 参考答案：A 9. 计算机操作系统的作用是( ) A、统一管理计算机系统的全部资源，合理组织计算机的工作流程，以达到充分发挥计算机资源的效率，为用户提供使用计算机的友好界面 B、对用户文件进行管理，方便用户存取 C、执行用户的各类命令 D、管理各类输入/输出设备 参考答案：A 10. 硬线控制器指的是( )。 A.组合逻辑控制器 B.微程序控制器 C.可编程逻辑部件控制器 D.一种新型控制器 参考答案：A 22春"计算机科学与技术"专业《计算机原理》在线作业含答案参考10全文共4页，当前为第2页。11. 在采用DMA方式的I/O系统中，其基本思想主要是在( )之间建立直接的数据通道。 A.CPU与外围设备 B.主存与外围设备 C.CPU与内部设备 D.CPU与键盘 参考答案：B 22春"计算机科学与技术"专业《计算机原理》在线作业含答案参考10全文共4页，当前为第2页。 12. 某存储器容量为32K×16位，则( )。 A.地址线为16根，数据线为32根 B.地址线为32根，数据线为32根 C.地址线为15根，数据线为16根 D.地址线为15根，数据线为32根 参考答案：C 13. 用来存储当前正在运行的应用程序和其相应数据的存储器是( ) A、RAM B、硬盘 C、ROM D、CD-ROM 参考答案：A 14. 某数在计算机中用8421BCD码表示为011110001001，其真值为( )。 A.789 B.3611 C.1929 D.11110001001B 参考答案：A 15. 假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失50次，则Cache的命中率是( ) A.5% B.9.5% C.50% D.95% 参考答案：D 22春"计算机科学与技术"专业《计算机原理》在线作业含答案参考10全文共4页，当前为第3页。16. 采用扩展操作码是为了缩短操作码的平均码长。( ) A.正确 B.错误 参考答案：A 22春"计算机科学与技术"专业《计算机原理》在线作业含答案参考10全文共4页，当前为第3页。 17. 只有定点数运算才有可能溢出，浮点数运算不会产生溢出。( ) A.错误 B.正确 参考答案：A 18. 在指令格式的地址字段中直接指出操作数在内存的地址，这种寻址方式称为( )寻址。 A.隐含 B.直接 C.立即 D.间接 参考答案：B 19. 操作系统是计算机系统中的( ) A、主要硬件 B、系统软件 C、工具软件 D、应用软件 参考答案：B 22春"计算机科学与技术"专业《计算机原理》在线作业含答案参考10全文共4页，当前为第4页。20. 指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现( )。 A.堆栈寻址 B.程序的条件转移 C.程序的无条件转移 D.程序的无条件转移或条件转移 参考答案：D 22春"计算机科学与技术"专业《计算机原理》在线作业含答案参考10全文共4页，当前为第4页。 22春"计算机科学与技术"专业《计算机原理》在线作业含答案参考10
基于SD2405的RTC高精度实时时钟模块原理图+例子程序+应用说明等-电路方案
SD2405AL实时时钟模块介绍: SD2400系列是一种具有内置晶振、支持IIC串行接口的高精度实时时钟芯片，CPU可使用该接口通过5位地址寻址来读写片内32字节寄存器的数据(包括时间寄存器、报警寄存器、控制寄存器、通用SRAM寄存器)。 SD2400系列内置晶振,该芯片可保证时钟精度为±5ppm(在25℃下)，即年误差小于2.5 分钟；该芯片内置时钟精度调整功能，可以在很宽的范围内校正时钟的偏差(分辨力3ppm)，通过外置或内置的数字温度传感器可设定适应温度变化的调整值，实现在宽温范围内高精度的计时功能。 SD2400系列内置的一次性工业级电池或充电电池可保证在外部掉电情况下时钟使用寿命为5～8年时间；内部具备电源切换电路，当芯片检测到主电源VDD掉到电池电压以下,芯片会自动转为由备电电池供电。 SD2400系列内置单路定时/报警中断输出,报警中断时间最长可设至100年；内置频率中断输出和倒计时中断输出。 SD2400系列采用了多种提高芯片可靠性的技术,可满足对实时时钟芯片的各种需要，是在选用高精度实时时钟时的理想选择。 该模块采用Gadgeteer接口，同时很好的兼容Arduino（UNO、MegaDue等）和Maple系列控制板，也可与其他微控制器协同使用。 SD2405AL实时时钟模块特性: 低功耗: 1.0μA 典型值(时钟电路部分，Ta=25℃)。 工作电压:3.3V～5.5V，工作温度:民用级0℃～70℃，工业级－40℃～85℃。 标准IIC总线接口方式, 时钟电路最高速度400KHZ(4.5V～5.5V)。 年、月、日、星期、时、分、秒的BCD码输入/输出,并可通过独立的地址访问各时间寄存器 闰年自动调整功能(从2000年～2099年)。 可选择12/24小时制式. 内置年、月、日、星期、时、分、秒共7字节的报警数据寄存器及1字节的报警允许寄存器。 内置12字节通用SRAM寄存器可用于存储用户的一般数据。 三种中断均可选择从INT脚输出,并具有两个中断标志位. 可设定并自动重置的单路报警中断功能（时间范围最长设至100年）,年、月、日、星期、时、分、秒报警共有96种组合方式，并有单事件报警和周期性报警两种中断输出模式. 周期性频率中断输出:从32768Hz～1/16Hz……1秒共十五种方波脉冲. 自动重置的8位倒计时定时器,可选的4种时钟源（4096HZ、64HZ、1HZ、1/60HZ）。 内置晶振，出厂前已对时钟进行校准，时钟精度为±5ppm(在25℃±1℃下)，即年误差小于2.5 分钟。 内置时钟精度数字调整功能，可通过程序来调整走时的快慢。用户采用外置或内置的温度传感器，设定适应温度变化的调整值，可实现在宽温范围内高精度的计时功能(在-10℃～50℃小于5 ppm, 在-40℃～85℃小于10ppm)。 内置备电自动切换功能 ，芯片依据不同的电压自动从VDD切换到VBAT或从VBAT切换到VDD。 在VBAT模式下，芯片具有中断输出允许或禁止的功能,可满足在备用电池供电时输出中断的需要。 内置的充电电池及充电电路，累计电池电量超过550mAh,电池使用寿命为5～8年时间；内置的一次性民用级电池使用寿命为3～5年，一次性工业级电池使用寿命为5～8年时间。 内置的16kbit～256kbit非易失性SRAM（C/D/E型）,其读写次数为100亿次，且内部写延时小于300ns。 内置的2kbit～256kbitE2PROM（F/B/C/D/E型）,其擦写次数100万次 内置IIC总线0.5秒自动复位功能(从Start命令开始计时),保证时钟数据的有效性及可靠性,避免总线挂死问题。 内置三个时钟数据写保护位, 避免对数据的误写操作，可更好地保护时钟数据。 内置VBAT模式IIC总线通信禁止功能，从而避免在电池供电时CPU对时钟操作所消耗的电池电量，也可避免在主电源上、下电的过程中因CPU的I/O端口所输出的不受控的杂波信号对时钟芯片的误写操作，进一步提高时钟芯片的可靠性。 内置上电复位电路及指示位;内置电源稳压,内部计时电压可低至1.5V。 芯片管脚抗静电(ESD)>4KV。 外形尺寸:36x31x14mm 实物购买链接:https://item.taobao.com/item.htm?spm=2013.1.20141001.2.LgLOhp&id=17280765860&scm=1007.10115.36023.100200300000000&pvid=5ade1258-3a58-432a-90dd-c2c12ae31961&idnum=0
SRAM是随机寻址数据的最佳选择
外部SRAM作为执行存储器为无缓存的CPU工作时表现相对良好。当CPU没有缓存来缓冲其它种类存储器的高反应时间时，外部SRAM的低反映时间特性有助于改善CPU的性能。
计算机组成原理 学习总结3.2 SRAM存储器
3.2 SRAM存储器 主存储器的构成 静态RAM（SRAM） 由MOS电路构成的双稳触发器保存二进制信息； 优点：访问速度快，只要不掉电可以永久保存信息； 缺点：集成度低，功耗大，价格高； 动态RAM（DRAM） 由MOS电路中的栅极电容保存二进制信息； 优点：集成度高，功耗约为SRAM的1/6，价格低； 缺点：访问速度慢，电容的放电作用会使信息丢失，要长期保存数据必须定期刷新存储单元； 主要种类有：SDRAM、DDR SDRAM 基本的静态存储元阵列 基本存储元 6个MOS管形成一位存储元； 64×4位
STM32FSMC扩展SRAM
用stm32扩展SRAM实验来熟练掌握FSMC外设的配置，熟悉FSMC时序，以及SRAM的读写时序
汇编语言

21,459

社区成员

41,602

社区内容

发帖
与我相关
我的任务
社区描述
汇编语言（Assembly Language）是任何一种用于电子计算机、微处理器、微控制器或其他可编程器件的低级语言，亦称为符号语言。
社区管理员
  • 汇编语言
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章