用Verilog语言调用.mat或.txt文件时，为什么仿真时一直显示illegal character 'l' in hexadecimal numbe

dan13512013787 2017-11-13 10:11:35

我.txt文件的第一句是clear all，然后做仿真时报错说illegal character 'l' in hexadecimal numbe。这个是什么问题呢？

...全文

1320 2 打赏收藏转发到动态举报

写回复

2 条回复

切换为时间正序

请发表友善的回复…

发表回复

fly 100% 2017-11-14

打赏
举报

回复

一般是转mif 之后工具倒入吧

learningin 2017-11-14

打赏
举报

回复

你的文件位置放置的对了吗？

本部分课程中的C语言内容属于朱老师嵌入式Linux核心课程的第四部分【C语言高级专题精讲篇】；Verilog语言基础篇按需扩展，后面如果有补充录制会加到本课程目录中，如果有需要学习Verilog请直接学习本课程的【第3部分：Verilog HDL入门】

错误提示：(vlog-2155) Global declarations are illegal in Verilog 2001 syntax. 报错语句解决方法：联合仿真所读取的文件都是绝对目录下，即使工程文件和所要读取的和应用文件在同目录下也要加上绝对路径标识。加了绝对路径之后仿真没有再报错。 ...

一、读txt文件此过程一般分为两步： 1、利用MATLAB生成txt文件 MATLAB上生成的txt文件的格式为每行一个数据，与coe文件不同的是，数据之间没有逗号。由于verilog的读txt的系统函数仅仅能识别十六进制和二进制数据，一般情况下，将数据转换为十六进制数比较方便。当数据为有符号数时，可以采用下面的方式生成txt文件： fid= fopen('data_signed.txt','w...

错误提示：Modelsim 提示(vlog-2155) Global declarations are illegal in Verilog 2001 syntax. 解决方法： 1 、采用绝对路径包含头文件 2、把报错的头文件从编译路径中删除经过测试，方法2测试解决了问题…( ╯□╰ ) ...

初学FPGA，记录一些个人的探索历程和心得。本文的初衷是为了验证VHDL和Verilog文件互相调用功能。以一个简单的二选一选择器为例，分别用两种方法实现功能。一、用Verilog文件调用VHDL 以Verilog文件为顶层文件，调用VHDL模块，testbench为Verilog文件。 1、新建project 2、编写.vhd文件，FPGA_VHDL.vhd，文件名与模块名称一致； 3、编写FPGA_Verilog.v文件，文件名与模块名称一致，且设为top文件。 4、编写testbench文件

其他硬件开发

2,425

社区成员

4,282

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章