-
本版专家分：0结帖率 0% -
采用的差分晶振电路，原理图如图所示。在上电测试中，晶振供电3.3V没问题，地也没问题。但是在放上晶振SIT9102后，引脚的电压发生变化，用万用表测得不再是原来的3.3V，而是1.258V。有哪位大神知道这是什么问题吗？是我设计的电路问题？ 晶振取下后单独测试工作正常，会产生波形，觉得不是晶振的原因，摘下晶振后重新用万用表点板子上的引脚，看是不是板子供电有问题了，结果3.3V还是3.3V。。很奇怪。一加晶振电压就变化。
-
本版专家分：3243 -
接上晶振，线路起振，工作电流是会发生变化，逻辑上属于正常情况，如果你的R119 的阻值是100R没错的，从3.3V变成2.3V，电压变化2V意味着增加了20mA的工作电流，一般来说，晶振起振后和不起振工作电流差异是不应该有这么大。
所以有必要检查，R119阻值是不是正常。或者，振荡器输出负载是不是有过载。
-
本版专家分：9949
-
-
红花
2015年8月 硬件/嵌入开发大版内专家分月排行榜第一
2015年7月 VC/MFC大版内专家分月排行榜第一
2015年5月 VC/MFC大版内专家分月排行榜第一
2015年4月 VC/MFC大版内专家分月排行榜第一
2015年3月 VC/MFC大版内专家分月排行榜第一
2015年1月 硬件/嵌入开发大版内专家分月排行榜第一
2013年12月 VC/MFC大版内专家分月排行榜第一
2013年11月 VC/MFC大版内专家分月排行榜第一
2013年6月 VB大版内专家分月排行榜第一
2013年5月 VB大版内专家分月排行榜第一
2013年1月 VB大版内专家分月排行榜第一
2012年12月 VB大版内专家分月排行榜第一
-
-
黄花
2015年9月 VC/MFC大版内专家分月排行榜第二
2015年7月 硬件/嵌入开发大版内专家分月排行榜第二
2014年5月 VC/MFC大版内专家分月排行榜第二
2014年3月 VC/MFC大版内专家分月排行榜第二
2013年10月 VB大版内专家分月排行榜第二
2013年7月 VB大版内专家分月排行榜第二
2012年5月 VB大版内专家分月排行榜第二
2012年4月 VB大版内专家分月排行榜第二
2012年2月 VB大版内专家分月排行榜第二
2011年11月 VB大版内专家分月排行榜第二
-
-
蓝花
2015年11月 VC/MFC大版内专家分月排行榜第三
2015年6月 VC/MFC大版内专家分月排行榜第三
2015年2月 VC/MFC大版内专家分月排行榜第三
2014年1月 VC/MFC大版内专家分月排行榜第三
2012年3月 VB大版内专家分月排行榜第三
2011年12月 VB大版内专家分月排行榜第三
2011年10月 VB大版内专家分月排行榜第三
-
-
不接晶振是非正常工作状态，加入晶振才是正常工作状态。加入晶振与否，各引脚的工作点变化是很正常的；不同的芯片，状态不同也是正常的，主要是看有没有起振，是否符合芯片说明书说明的参数
-
本版专家分：2630
-
- 进士 2018年总版新获得的技术专家分排名前十
-
-
铜牌
2019年4月 总版技术专家分月排行榜第三
2019年3月 总版技术专家分月排行榜第三
-
-
红花
2019年4月 VC/MFC大版内专家分月排行榜第一
2019年3月 VC/MFC大版内专家分月排行榜第一
2019年1月 VC/MFC大版内专家分月排行榜第一
2018年12月 VC/MFC大版内专家分月排行榜第一
2018年11月 VC/MFC大版内专家分月排行榜第一
2018年10月 VC/MFC大版内专家分月排行榜第一
2018年9月 VC/MFC大版内专家分月排行榜第一
2018年8月 VC/MFC大版内专家分月排行榜第一
2018年5月 VC/MFC大版内专家分月排行榜第一
2018年4月 VC/MFC大版内专家分月排行榜第一
2018年3月 VC/MFC大版内专家分月排行榜第一
2018年2月 VC/MFC大版内专家分月排行榜第一
2018年1月 VC/MFC大版内专家分月排行榜第一
2017年12月 VC/MFC大版内专家分月排行榜第一
2017年11月 VC/MFC大版内专家分月排行榜第一
2017年7月 VC/MFC大版内专家分月排行榜第一
2012年7月 VC/MFC大版内专家分月排行榜第一
-
-
黄花
2018年7月 VC/MFC大版内专家分月排行榜第二
2018年6月 VC/MFC大版内专家分月排行榜第二
2017年9月 VC/MFC大版内专家分月排行榜第二
2017年8月 VC/MFC大版内专家分月排行榜第二
2017年4月 VC/MFC大版内专家分月排行榜第二
2017年3月 VC/MFC大版内专家分月排行榜第二
2017年2月 VC/MFC大版内专家分月排行榜第二
2016年8月 VC/MFC大版内专家分月排行榜第二
2016年7月 VC/MFC大版内专家分月排行榜第二
2016年6月 VC/MFC大版内专家分月排行榜第二
2015年6月 VC/MFC大版内专家分月排行榜第二
-
-
仔细核对芯片资源与原理图 PCB管脚位置等封装是否对， 是否有错位、短路、反装等问题？
-
本版专家分：0
-
1、晶振单独测试 没有问题，能够输出正常波形
2、R119用万用表测 没有问题还是100欧姆
3、板子上没有焊AFE5801这个芯片，将晶振焊在电路板上，晶振工作没有问题，能够正常输出，对应电压测得也对。
我在想有没有可能是芯片与晶振不适配？ 不可能啊 差分晶振输出我后面分别接了0.1uF电容，有可能存在晶振和芯片不适配的问题吗？？
-
本版专家分：0
-
感谢回复！ 电路图和PCB封装没有问题的。您的意思是板子坏了？摘下晶振后盖是3.3V的依然是3.3V。。
-
本版专家分：0
-
采用的芯片是AFE5801 但是外接差分晶振在进入芯片前，我有在P端和N端分别加0.1uF的电容。有可能存在着晶振和芯片不适配的问题？？采用晶振为SIT9102AI-241-33E 10MHz的差分输出晶振，形式是LVDS。
-
本版专家分：9949
-
-
红花
2015年8月 硬件/嵌入开发大版内专家分月排行榜第一
2015年7月 VC/MFC大版内专家分月排行榜第一
2015年5月 VC/MFC大版内专家分月排行榜第一
2015年4月 VC/MFC大版内专家分月排行榜第一
2015年3月 VC/MFC大版内专家分月排行榜第一
2015年1月 硬件/嵌入开发大版内专家分月排行榜第一
2013年12月 VC/MFC大版内专家分月排行榜第一
2013年11月 VC/MFC大版内专家分月排行榜第一
2013年6月 VB大版内专家分月排行榜第一
2013年5月 VB大版内专家分月排行榜第一
2013年1月 VB大版内专家分月排行榜第一
2012年12月 VB大版内专家分月排行榜第一
-
-
黄花
2015年9月 VC/MFC大版内专家分月排行榜第二
2015年7月 硬件/嵌入开发大版内专家分月排行榜第二
2014年5月 VC/MFC大版内专家分月排行榜第二
2014年3月 VC/MFC大版内专家分月排行榜第二
2013年10月 VB大版内专家分月排行榜第二
2013年7月 VB大版内专家分月排行榜第二
2012年5月 VB大版内专家分月排行榜第二
2012年4月 VB大版内专家分月排行榜第二
2012年2月 VB大版内专家分月排行榜第二
2011年11月 VB大版内专家分月排行榜第二
-
-
蓝花
2015年11月 VC/MFC大版内专家分月排行榜第三
2015年6月 VC/MFC大版内专家分月排行榜第三
2015年2月 VC/MFC大版内专家分月排行榜第三
2014年1月 VC/MFC大版内专家分月排行榜第三
2012年3月 VB大版内专家分月排行榜第三
2011年12月 VB大版内专家分月排行榜第三
2011年10月 VB大版内专家分月排行榜第三
-
-
看是做什么用的，重要的是看技术规范的参数，比如如果是电源去耦，那大一些是没问题的
-
本版专家分：3243
-
不知道你看了这个LV7745的官方规格书没有？貌似有一个工作电流指标，Vcc Supply Current 一项 >80MHz是66mA <80MHz是45mA，工作电流应该是不小，到10MHz 工作电流是多少不是很明确，如果达20-30mA的话，你表现的状况就非常正常了，很明显你退偶电阻太大了吧，20mA*100Ω=2V。建议直接供电或者另外单独一个三端稳压供电，应该就没事了。
-
本版专家分：0
-
不好意思啊。我用的晶振为SIT9102AI-241-33E 10MHz的差分输出晶振，形式是LVDS。原理图我标识错误了。。。我试试将电阻去掉看看效果
-
本版专家分：0
-
晶振输出的信号幅度一般都比较大，峰峰接近电源电压了。
这个时候你用万用表测量的直流电压基本上是高低电平的平均值了，用示波器看就比较直观清楚了。
-
本版专家分：55
-
晶振要求VCC的电流为66mA，VCC前面有个100欧姆的电阻，压降是多少？分析就知道了。电阻太大了。
-
本版专家分：0
-
电路设计有问题，你的1脚和6脚不应该连接在一起的，1脚是VDD，6脚是GND。我有sit9102详细规格书，需要的话，可以跟我联系
-
本版专家分：73
-
R119 用在这里不合适吧，会引起芯片工作不正常。另外你测试时候是怎么做的，整个原理图是什么能都展示出来吗？ 发现你描述的很多东西似乎都对不上你现在的图。
-
本版专家分：0
-
电路设计有问题，你的1脚和6脚不应该连接在一起的，1脚是VDD，6脚是GND。
-
本版专家分：0
-
1脚和6脚都是分别代码什么意思，楼主没说呀
-
本版专家分：0
-
R119 用在这里不合适吧，会引起芯片工作不正常。另外你测试时候是怎么做的，整个原理图是什么能都展示出来吗？ 发现你描述的很多东西似乎都对不上你现在的图。
-
本版专家分：0
-
R119 为啥供电放在这里？奇怪的设计
-
本版专家分：0
-
你用示波器测一下，晶振齐振后万用表是测不出来的，只能测到平均电压，
- 同步电路，时钟发生器，晶振，振荡电路
- 振荡<em>电路</em>：
- 一款用于采集双向电流的差分放大电路
- 本文分析了一款电流采集<em>电路</em>（其实就是TI的一款电流采样芯片），带有偏置电压，因此电流可正可负。 这是高端电流采样芯片INA199的原理图，高端是指采样电阻串联在电源的正极。厂家TI，规格书可到www.ti.com下载。原理图： 参考这个原理图，可以把采样电阻串联在电源的负极上也可以。运放也可以使用LMV358。 假设内部运放，输入端正极电压为、负极电压为。由于是负反馈，可使用...
- 用于RTC的32.768kHz晶振电路的设计
- 引 言 在很多数字集成<em>电路</em>中都要用到实时时钟( RTC, Real Time Clock ) , 而确保RTC工作计时正确的关键部分就是32 .756k Hz 的晶体振荡器<em>电路</em>. 本文先容了集成32.768KHZ晶体振荡<em>电路</em>的设计方法及留意事项, 并用Matlab验证了理论分析, 用Cadence Spectre 仿真了<em>电路</em>. 1 <em>电路</em>结构 如图1 所示是<em>晶振</em>的整
- 麦克风输入电路设计问题
- 怎样设计使得单端麦克风转换成<em>差分</em>麦克风输入？谢谢！有假<em>差分</em>和真<em>差分</em>两种,你要哪种假<em>差分</em>的MIC一端接地另一端采集一个电阻两端的信号形成假<em>差分</em>.真<em>差分</em>则是MIC两端各拉一个偏置然后输入到<em>差分</em>输入端.可惜我不会画图.无论真假<em>差分</em>，效果都一样但是布线有讲究。楼上的描述好像不清楚。1、真<em>差分</em>：麦克风偏置电源通过一个电阻R1到麦克风正极，麦克风负极通过一个电阻R2到地，麦克风的2端通过电容隔直到运放<em>差分</em>放大。R1=R2。2、假<em>差分</em>：麦克风偏置电源通过一个电阻R1到麦克风正极，麦克风负极接地。麦克风的正极和负极（其实是
- 最小系统的不可缺少的部分————晶振电路
- 1. 组成 2. 各个成员的介绍 2.1 石英晶体振荡器（简称<em>晶振</em>） 是<em>电路</em>的核心。 通过振动，给单片机提供时间，有了时间，就有了时序，就可以无差错的跑程序， 一般51最小系统用的是12MHZ的<em>晶振</em>， 比内部时钟6MHZ要精确许多。 就像给单片机带上走针精准 劳力士手表。 2.2 负载电容 两个
- 系统时钟SYSCLK、HSE、HSI的讲解之《晶振与震荡电路的介绍》
- stm32可以使用三种不同的时钟源来驱动系统时钟 (SYSCLK)： HSI 振荡器时钟， HSE 振荡器时钟，主 PLL (PLL) 时钟； HSI 时钟信号由内部16 MHz RC 振荡器生成，可直接用作系统时钟，或者用作PLL 输入 HSE时钟信号有两个时钟源： HSE 外部<em>晶振</em>/陶瓷谐振器， HSE 外部用户时钟
- 晶振的作用与原理
- 每个单片机系统里都有<em>晶振</em>，全程是叫晶体震荡器，在单片机系统里<em>晶振</em>的作用非常大，他结合单片机内部的<em>电路</em>，产生单片机所必须的时钟频率，单片机的一切指令的执行都是建立在这个基础上的，<em>晶振</em>的提供的时钟频率越高，那单片机的运行速度也就越快。 <em>晶振</em>用一种能把电能和机械能相互转化的晶体在共振的状态下工作，以提供稳定，精确的单频振荡。在通常工作条件下，普通的<em>晶振</em>频率绝对精度可达百万分之五十。高级的精度更高。有些
- 单片机晶振电路设计及布线指导
- 涉及常见单片机外围<em>晶振</em><em>电路</em>设计及layout指导，<em>晶振</em>选型，<em>晶振</em>手册阅读指南，外围电容值计算等。
- 晶振电路仿真实例(ALTIUM DESIGNER)
- 包含了实用的<em>晶振</em><em>电路</em>仿真实例.可供初学<em>电路</em>设计的朋友们做为学习和参考之用.
- 差分放大电路
- 转载自http://www.cnblogs.com/endlesscoding/p/6740781.html
- 中波调幅干扰实验
- 前些日子上网看到一个帖子,作者用一个音频变压器、一个<em>晶振</em>、加上一根简易的天线做成了一个音频发射器，其<em>晶振</em>频率为1MHZ，距离约10m左右，使用收音机即可收到，下面是作者的图片 我觉得挺好玩的，便去买<em>晶振</em>想实验下，但是遗憾的是我买到的是1.84M的，而我国的中波调幅波段是540~1600KHZ，也就是我的收音机范围就是540~1600的，真悲催！ 但是我想知道用这么简单的东西能否
- AD620或者AD623 接的三个运放的差分电路
- AD620或者AD623 你可以搜一下看看， 一个是双电源一个是单电源，可以替代你接的三个运放的<em>差分</em><em>电路</em>
- 无源晶振电路设计指南
- 晶体振荡器在电子设计中可以说是无处不在，并且在扮演着非常重要的角色，<em>晶振</em>对<em>电路</em>板的角色好比心脏于人，其重要性不言而喻。但是不要小看这么简单的<em>晶振</em>，如果设计不好，可能会直接影响到产品稳定性。相信很多工程师在做无源<em>晶振</em>设计时，会遇到无源<em>晶振</em>不起振或者输出频率有偏差的现象，有些工程师会凭借经验来解决这样的<em>问题</em>，也有很多工程师可能就束手无策，不知道该从何查找原因？本文将从原理上为大家讲解如何避免出现这种<em>问题</em>，并对无源<em>晶振</em>进行更合理选型。
- 单片机晶振上两个电容的作用
- 这两个电容叫<em>晶振</em>的负载电容，分别接在<em>晶振</em>的两个脚上和对地的电容，一般在几十皮发。它会影响到<em>晶振</em>的谐振频率和输出幅度，一般订购<em>晶振</em>时候供货方会问你负载电容是多少。 <em>晶振</em>的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C式中Cd,Cg为分别接在<em>晶振</em>的两个脚上和对地的电容,Cic（集成<em>电路</em>内部电容）+△C（PCB上电容）经验值为3至5pf。 各种逻辑芯片的<em>晶振</em>引脚可以等
- 差分放大电路基础
- 该放大器的传递函数为： 若R1 = R3 且R2 = R4，则公式 1 简化为： 应用<em>电路</em>：<em>电路</em>一：用运放做电流采样，再用单片机AD采集处理。注：1、Rp10、Rp11、Cp8、Cp9，是对输入做的RC滤波，后面的Rp15和Cp11是对输出做的RC滤波。 2、Rp16是为了防止运放输出不够低的现象，电阻的阻值不宜过大过小，根据运放的阻抗选择。3、Dp6是为了防止输出端电压过高，烧坏CPU的...
- 用非门74HC04与无源晶振产生时钟信号的两种电路
- 用非门74HC04与无源<em>晶振</em>产生时钟信号的两种<em>电路</em> 第一种如下图所示，此<em>电路</em><em>晶振</em>频率不能太高，5Mhz以上不适用。不作研究 第二种如下图，比较好用。 以下是网上摘录的关于该<em>电路</em>的相关描述： 时钟信号为CMOS电平输出，频率等于<em>晶振</em>的并联谐振频率。74HC04相当于一个有很大增益的放大器；R2是反馈电阻，取值一般
- 为什么在晶振上并电阻？
- 一般接crystal内部的芯片<em>电路</em>，原理上就是一个非门<em>电路</em>，非门在微观<em>电路</em>上可以看成一个增益个别大的放大器，接一个电阻，你可以看作是反馈电阻，它的作用是让震荡器更加稳定的工作。 这个电阻是为了使本来为逻辑反相器的器件工作在线性区, 以获得增益, 在饱和区是没有增益的, 而没有增益是无法振荡的. 如果用芯片中的反相器来作振荡, 必须外接这个电阻, 对于CMOS而言可以是1M以上, 对于TTL则比较
- 电路设计中晶振为什么要紧挨IC
- 1，<em>晶振</em>的各项参数之间有着什么特殊的联系吗？ 往往我们会发现频率越高的<em>晶振</em>，频率误差也会较大。且体积越小的贴片<em>晶振</em>，其高度也会较厚！另外贴片<em>晶振</em>很少做到8MHZ以下的频率，不包括8MHZ。例如2520贴片<em>晶振</em>最小频率做到12MHZ，3225贴片<em>晶振</em>最小频率可支持8MHZ，但也只有部分厂商技术成熟，如果要选择8M2，<em>电路</em>中，我们常常会发现<em>晶振</em>是紧挨着IC的，有什么作用吗？ <em>晶振</em>和IC间一般...
- 差分放大电路四种接法的性能比较
- <em>差分</em>放大<em>电路</em>四种接法的性能比较
- 射频篇（一） 模拟、射频器件学习(1) —— 晶振（OSC）
- 1、介绍 <em>晶振</em>全称为晶体振荡器，其作用在于产生原始的时钟频率，这个频率经过频率发生器的放大或缩小后就成了<em>电路</em>中各种不同的总线频率。 2、主要原理 在石英晶片上加上交变电压，晶体就会产生机械振动，机械形变振动又会产生交变电场，尽管这种交变电场的电压极其微弱，但其振动频率是十分稳定的。当外加交变电压的频率与晶片的固有频率（与切割后的晶片尺寸有关，晶体愈薄，切...
- stm32f4晶振管理
- 最近要使用STM32F4芯片做开发，根据自己的编程习惯，做一些学习记录，以便于自己以后查阅。我们在设计<em>电路</em>的时候，一般都会设计MCU使用外部<em>晶振</em>，笔者工作中曾经遇到外部<em>晶振</em>故障导致芯片无法正常启动<em>问题</em>（无内部<em>晶振</em>老的MCU），使用示波器发现的，在更换了外部<em>晶振</em>以后，<em>问题</em>就解决了。由此笔者想到，STM32F4系列自带内部<em>晶振</em>，在外部<em>晶振</em>故障的时候完全可以使用内部<em>晶振</em>，确保软件能够正常...
- 差分放大电路四种增益的解析算法
- <em>差分</em>放大<em>电路</em>四种增益的解析算法 <em>差分</em>放大<em>电路</em>四种增益的解析算法
- 反相器和晶振做振荡
- Q值越大，<em>电路</em>储能效率越高，频率选择性越好。R2提高Q值。 时钟信号为CMOS电平输出，频率等于<em>晶振</em>的并联谐振频率。74HC04相当于一个有很大增益的放大器；R2是反馈电阻，取值一般≥1MΩ，它可以使反相器在振荡初始时处于线性工作区，不可以省略，否则有时会不能起振。R1作为驱动电位调整之用，可以防止<em>晶振</em>被过分驱动而工作在高次谐波频率上。C1、C2为负载电容，实际上是电容三点式<em>电路</em>
- 运放的差分运算放大
- 原帖地址：http://www.chinabaike.com/z/keji/dz/dlt/1119654.html Differential amplifier. Differential amplifier is a closed loop amplifier circuit which amplifies the difference between two signals. Such
- 运放的差分放大电路
- 该放大器的传递函数为： 若R1 = R3 且R2 = R4，则公式 1 简化为： 应用<em>电路</em>： <em>电路</em>一： 用运放做电流采样，再用单片机AD采集处理。 注： 1、Rp10、Rp11、Cp8、Cp9，是对输入做的RC滤波，后面的Rp15和Cp11是对输出做的RC滤波。 2、Rp16是为了防止运放输出不够低的现象，电阻的阻值不宜过大过小，根据运放的阻抗选择。 3、Dp6是为了防止输出端电压过高...
- 差分放大电路Multisim仿真
- <em>差分</em>放大<em>电路</em>原理，Multisim12建模，实际仿真实验
- 常规放大电路和差分放大电路
- 常规放大<em>电路</em>和<em>差分</em>放大<em>电路</em> 0、小叙闲言 有一个两相四线的步进电机，需测量其A、B两相的电流大小，电机线圈的电阻为0.6Ω，电感为2.2mH。打算在A、B相各串接一个0.1Ω的采样电阻，然后通过放大<em>电路</em>，送到单片机采样（STM32，12位AD采样），放大的电压值是最大应为3v。<em>电路</em>如下。我在这里讨论其中的采样放大<em>电路</em>。很多东西平时在书本上学到烂熟，但真正在实战时，还是碰到了不少<em>问题</em>。纸上得来终...
- 差分运算放大器电路合集
- <em>差分</em>运算放大器<em>电路</em>合集，包括基础<em>电路</em>、滤波<em>电路</em>及<em>电路</em>分析
- ad620差分放大电路图 原理图和PCB
- 自己做的ad620<em>差分</em>放大的原理图，绝对好用！！
- 晶振、时钟信号、锁相环、分频器
- elegang <em>晶振</em>、时钟信号、锁相环、分频器 作者：Andrew Huang bluedrum@163.com 驱动数字<em>电路</em>运转是的时钟信号，时序<em>电路</em>都需要一个外部时钟信号来驱动，完成计时，同步,计数,时序控制等各种功能。象CPU也是用时序信号驱动来完成各种运算的，而且象ARM带的模块绝大部分与时序都有关，因此理解时钟信号对于底层编程非常重
- 问题请教工程,问题请教工程
- <em>问题</em><em>请教</em>工程,<em>问题</em><em>请教</em>工程,<em>问题</em><em>请教</em>工程,<em>问题</em><em>请教</em>工程,<em>问题</em><em>请教</em>工程,<em>问题</em><em>请教</em>工程,<em>问题</em><em>请教</em>工程,<em>问题</em><em>请教</em>工程,
- 晶体振荡器稳频的调幅发射电路，实验结果与小记
- 晶体振荡器稳频的调幅发射<em>电路</em>，实验结果想做对讲机很久了，想做个27Mhz的调幅对讲机，可是一直在做软件，没时间，自从在番禺修板出来之后，就很久没碰过硬件来着；在外网上找到一个不错的人，他做了一个对讲机，把记录都记在主页上，图文并茂，我马上呆不住，也跟着试： http://www.vk2zay.net/article/159 特此记录一下实验过程和结果；由于公司的示波器带宽频率最高500Mhz，但只有
- 几个经典差动放大器应用电路详解
- 简介 经典的四电阻差动放大器 （Differential amplifier，<em>差分</em>放大器） 似乎很简单，但其在<em>电路</em>中的性能不佳。本文从实际生产设计出发，讨论了分立式电阻、滤波、交流共模抑制和高噪声增益的不足之处。 大学里的电子学课程说明了理想运算放大器的应用，包括反相和同相放大器，然后将它们进行组合，构建差动放大器。图 1 所示的 经典四电阻差动放大器非常有用，教科书和讲座 4
- 时钟电路-负载电容和电阻计算
- 1.时钟分类 1.1. 逻辑<em>电路</em>主时钟 手机<em>电路</em>一般为VC-TCXO IC内部通过PLL倍频，使得输出信号的频率为主时钟的整数倍 1.2 实时时钟RTC 一般为32.768Khz a.保持手机中时间的准确性和连续性，确保在关机时依旧可以计时。 b.在待机状态下，可以作为一些逻辑<em>电路</em>的临时时钟（使用频率更低的RTC代替主时钟），降低休眠时的动态功耗。 主：TTL<em>电路</em>为电
- 晶振讲述工作原理及作用
- 转载路径 <em>晶振</em>介绍 晶体振荡器是指从一块石英晶体上按一定方位角切下薄片(简称为晶片)，石英晶体谐振器，简称为石英晶体或晶体、<em>晶振</em>;而在封装内部添加IC组成振荡<em>电路</em>的晶体元件称为晶体振荡器。其产品一般用金属外壳封装，也有用玻璃壳、陶瓷或塑料封装的。 1.通用晶体振荡器，用于各种<em>电路</em>中，产生振荡频率。 2.时钟脉冲用石英晶体谐振器，与其它元件配合产生标准脉冲信号，广
- 差分运放检测电流电路
- <em>差分</em>运算放大器原理 电流测试<em>电路</em>，采用运放的方式作电流检测可以分为：“高端电流检测”和“低端电流检测”。如下图：
- 8051 储存器结构 晶振电路 复位电路
- 基于8051单片机的ppt 都是好东西 用来学习很好 自学
- 实用差分运放电路
- 实用<em>差分</em>运放<em>电路</em> 单电源下用普通运放实现轨对轨零电压输出。 可胜任仪表级运放功能。
- 晶振中的负性阻抗
- <em>晶振</em>是一种石英产品，使用<em>晶振</em>的<em>电路</em>可以分为石英晶体谐振器和石英晶体振荡器。 振荡器是由谐振器与 IC(也可以是三极管/电阻/电容等)组成，石英晶体振荡器相当于用电阻、电容、三极 管等组成的双稳态振荡器。简单地说，晶体振荡器(有源器件)是由晶体谐振器(无源器件)和相关<em>电路</em>组成。 晶体谐振器只是作为输出时钟<em>电路</em>的一个参考频率(Frequency Reference),而晶体振荡器则可以直接输...
- MIC内部结构和差分对原理以及偏置电阻计算
- 包含MIC内部结构和工作原理，输出<em>差分</em>对<em>电路</em>，已经偏置电阻计算
- 32.768KHz晶振的使用心得
- 项目需求，使用少量器件搭建一个方波发生<em>电路</em>。找到了一个这样的<em>电路</em>，两个非门和阻容，<em>晶振</em>。图中用两个与非门代替非门。 搭好<em>电路</em>后，发现两个<em>问题</em>： 1. 输出不能发出方波，然后测量发现<em>晶振</em>不能起振。示波器表笔夹到<em>晶振</em>时，测量有输出，<em>晶振</em>起振。 2. 输出的方波，上升沿和下降沿都有很多干扰杂波。 于是更换不同的C11,20p，33p，10p，100p。都不能正常起振。不得要领。
- 32.768KHZ时钟晶振在电子产品中起到的重要作用
- 32768 = 0x8000 0x8000>>15 =1 在RTC<em>电路</em>中，32.768kHz 15分频后就是1Hz,即1s
- 晶振，时钟PLL，CPU，APBI，TIM，电源，电路，看门狗等等stm32工作原理的通俗解释。
- 最近看到一个很有趣的形容，这里分享如下。
- 学习STM32（3）-电源、时钟、复位电路
- Stm32时钟分析 该分析材料大部分来自opendev论坛，我所做的只不过是加上一些自己的分析和整理，由于个人能力有限，纰漏之处在所难免，欢迎指正。 一、硬件上的连接<em>问题</em> 如果使用内部RC振荡器而不使用外部<em>晶振</em>，请按照如下方法处理： 1）对于100脚或144脚的产品，OSC_IN应接地，OSC_OUT应悬空。 2）对于少于100脚的产品，有2种接法： i）OS
- 晶振的符号和分类
- <em>晶振</em>在<em>电路</em>中用“X”、“Y”或者“Z”来表示。通常分为有源<em>晶振</em>和无源<em>晶振</em>两个大类，无源<em>晶振</em>需要芯片内部有振荡器，而且<em>晶振</em>的信号电压是根据起振<em>电路</em>而定，允许不同的电压，但无源<em>晶振</em>通常信号质量和精度较差，需要精确匹配外围<em>电路</em>（电感、电容、电阻等），如需更换<em>晶振</em>时要同时更换外围的<em>电路</em>。有源<em>晶振</em>不需要芯片的内部振荡器，可以提供高精度的频率基准，可是有源<em>晶振</em>的缺陷的信号是固定的，而有源<em>晶振</em>的信号质量比无源晶
- 全差分运放浅析
- 全<em>差分</em>放大器(Fully-Differential)是一种应用在将单端信号转换为<em>差分</em>信号，或者将<em>差分</em>信号转换为<em>差分</em>信号的芯片。 全<em>差分</em>放大器的配置特点，就是全对称匹配。即两侧输入阻抗配置完全一致（阻抗包括源内阻），反馈配置完全一致。 因此，无论你配置到多大增益，两者都是各担一半；<em>差分</em>输出。 单端输入和<em>差分</em>输入的区别就在于一端接GND，其实搭建<em>电路</em>时和单端运放时就多了一个相同反馈回
- RF收发器接收端口差分匹配电路计算方法
- 引言 接收灵敏度是GSM手机射频性能的重要指标，匹配<em>电路</em>的调整是优化接收灵敏度的主要方法。常见的GSM手机射频接收<em>电路</em>如图1所示，需要调整的匹配<em>电路</em>主要有两部份，一部份是单端匹配<em>电路</em>，是调整SAWFilter单端输入端口至天线端口路径的阻抗到50欧姆；另一部份是<em>差分</em>匹配<em>电路</em>，是调整<em>差分</em>路径的阻抗满足SAW Filter负载阻抗的要求。一般大家都比较熟悉单端匹配<em>电路</em>的调试方法，本文介绍的...
- 5分钟教你实现低功耗、低成本的差分输入转单端输出放大器电路
- 转载于：https://ez.analog.com/cn/other/f/forum/107951/thread 许多应用都需要使用低功耗、高性能的<em>差分</em>放大器，将小<em>差分</em>信号转换成可读的接地参考输出信号。两个输入端通常共用一个大共模电压。<em>差分</em>放大器会抑制共模电压，剩余电压经放大后，在放大器输出端表现为单端电压。共模电压可以是交流或直流电压，此电压通常会大于<em>差分</em>输入电压。抑制效果随着共模电压频率增加...
- 电子电路之示波器测量晶振是否起振的方法
- 示波器测量<em>晶振</em>是否起振的方法 这次<em>电路</em>板测试时，发现一块<em>电路</em>板总是烧不进程序。遂予以检查： 1、电源，地都没有<em>问题</em> 2、用示波器测<em>晶振</em>是否起振，发现了一个奇怪的<em>问题</em>，XOUT端的24MHz类正弦波出现，而XIN就是没有？是何缘故，没有找出来原因。 于是就不得换了颗主芯片，QFP128以前不会，现在拆装起来已经很轻松了，感谢小王同事的指导（小得意一
- 晶振并联 1_10M电阻 稳定
- 有源<em>晶振</em>一般是不用加电阻的,因为它的输出就是方波了. 无源的晶体本身是不产生方波的,是配合芯片内部的震荡放大<em>电路</em>,共同构成震荡器.晶体只是作为该<em>电路</em>的谐振阻抗(请看模拟<em>电路</em>的震荡部分).晶体的Q值非常高,曲线特别的件,只有在某一点其阻抗很高,偏离一点阻抗马上大幅度减小,所以使用晶体产生的频率比较精确. 在阻抗高的那点,放大<em>电路</em>的放大倍数>3(正反馈),<em>电路</em>产生震荡,震荡频率与晶体的最高
- 常用单端到差分转换电路
- 1、可采用AD8138来实现 单端到<em>差分</em>的转换<em>电路</em>采用的是AD公司的AD8138，该放大器具有较宽的模拟带宽(320MHz，一3dB，增益1)，而且可以实现将单端输入变成<em>差分</em>输出的功能。此项功能在现代高速模数变换<em>电路</em>中非常有用，因为几乎所有的高速A／D芯片都要求模拟信号为<em>差分</em>输入，虽然部分芯片的手册中提到对于单端输入信号也可使用，但这样一来会使A／D转换结果的二次谐波增大，降低信噪比(SNR
- 差分运算电路.png
- <em>差分</em>运算<em>电路</em>.png<em>差分</em>运算<em>电路</em>.png<em>差分</em>运算<em>电路</em>.png<em>差分</em>运算<em>电路</em>.png
- 晶振外匹配电容计算及晶振振荡电路设计经验
- 适合硬件工程师设计<em>晶振</em>振荡<em>电路</em>，高级硬件工程师多年工作的积累，值得拥有！
- 经典差动放大器应用电路详解
- http://www.114ic.com/info-20140903/176579.html
- 有源晶振与无源晶振
- 电子线路中的晶体振荡器也分为无源<em>晶振</em>和有源<em>晶振</em>两种类型。无源<em>晶振</em>与有源<em>晶振</em>的英文名称不同，无源<em>晶振</em>为crystal（晶体），而有源<em>晶振</em>则叫做oscillator（振荡器）。 一、无源<em>晶振</em> 无源<em>晶振</em>是有2个引脚的无极性元件，需要借助于时钟<em>电路</em>才能产生振荡信号，自身无法振荡起来，所以“无源<em>晶振</em>”这个说法并不准确 8M无源<em>晶振</em>输出的波形如下：频率是8M，峰峰值是800mV，的正玄波。示波器负探...
- STM32F103外部晶振用8MHZ的原因：因为库函数默认8MHZ
- 官方提供的库文件中，HSE(外部高速时钟)默认为8MHz，最高主频为8*9=72MHz，如果将HSE变为12MHz，不修改库文件的话，最高主频则变为12*9=108MHz，最典型的<em>问题</em>就是USART可以通信，但是接收到的数据与发送的不一致，并且找不到啥原因，害的我瞎折腾了一整天，下面列举需要修改的地方。STM32F107（互联网型）外部<em>晶振</em>用25MHZ 而STM32F103却用8MHZ的原因及其时...
- 差分比例运算电路中op的反相输入端和同相输入端可能加有较高的共模输入电压
- <em>差分</em>比例运算<em>电路</em>中集成运放的反相输入端和同相输入端可能加有较高的共模输入电压
- 晶振匹配电容计算
- <em>晶振</em>的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C 式中Cd,Cg为分别接在<em>晶振</em>的两个脚上和对地的电容,Cic（集成<em>电路</em>内部电容）+ △C（PCB上电容)
- Crystal (晶振)参数确定方法
- Crystal (<em>晶振</em>) 简介 <em>晶振</em>是一种石英产品，使用<em>晶振</em>的<em>电路</em>可以分为石英晶体谐振器和石英晶体振荡器。 振荡器是由谐振器与IC(也可以是三极管/电阻/电容等)组成，石英晶体振荡器相当于用电阻、电容、三极 管等组成的双稳态振荡器。简单地说，晶体振荡器(有源器件)是由晶体谐振器(无源器件)和相关<em>电路</em>组成。 晶体谐振器只是作为输出时钟<em>电路</em>的一个参考频率(Frequency Reference
- 差分输入级功率放大器设计
- <em>差分</em>输入级功率放大器设计 使用<em>差分</em>对作为放大器的输入级，第一个好处就克服了单管输入级晶体管的静态电流流经负反馈网络的缺点；第二个好处是利用<em>差分</em>对发射结电压相互抵消，从而获得低失调电压；第三好处是它的线性远比单管输入级<em>电路</em>优秀——这似乎不是很多人知道。 由上图可以看出，功放<em>电路</em>分为三级：差动输入级（也称为前置级）、激励级和输出级，前后相邻两级均采用直接耦合。差动输入级和激励级均采用恒...
- STM32系统时钟设置，采用外部有源晶振相关配置问题
- 今天在调试STM32系统时钟设置时遇到一个<em>问题</em>：TIM2定时1Ms，TIM2中断服务函数time++，time=100时LED状态改变。程序运行后发现LED不是按照0.1S的时间闪烁，闪烁的很慢。 查找程序发现在系统时钟初始化时，RCC_HSEConfig(RCC_HSE_Bypass); 语句配置不对，此语句解释为HSE<em>晶振</em>被外部时钟旁路。指将芯片内部的用于外部晶体起振和功率驱动等的部分<em>电路</em>和
- 差分mic学习笔记
- 1.2 几种beamforming技术： 1.nested subarray 2.broadband using narrow decomoisition 3.filter-sum and Frost structure 1.3 <em>差分</em>mic和filter-sum的区别： 1.<em>差分</em>mic是通过设计零点来进行波束设计,addictive arrays技术需要指定噪声场 2.<em>差分</em>mic是...
- 差分比例运算放大器multisum电路仿真项目文件
- 该文件是使用multisum 仿真<em>差分</em>比例运算放大器的项目文件
- 单端怎么转差分信号_单端转差分信号电路详解
- 单端输入指信号有一个参考端和一个信号端构成，参考端一般为地端，<em>差分</em>是将单端信号进行<em>差分</em>变换，输出两个信号，一个和原信号同相，一个和原信号反相。<em>差分</em>信号有较强的抗共模干扰能力，适合较长距离传输，单端信号则没有这个功能。信号传输到接收端后，可以再将<em>差分</em>信号转变为单端信号。很多情况下需要将单端信号转为<em>差分</em>信号，这就要求有一种可以将单端信号转换为<em>差分</em>信号的<em>电路</em>，即单端-<em>差分</em>转换器。单端转<em>差分</em>信号<em>电路</em>详解上...
- 晶振旁的电阻（并联与串联）和电容的作用
- 无源<em>晶振</em>再使用时可以见到如下几种形式，具体如下： 1. 2. 3. 各种形式基本都有，最常见的就是下图中的格式： 4. 首先按照1.电容的有无？2.并联电阻和串联电阻的作用？两部分进行说明 一、电容的作用 1、晶体旁边不加电容是可以的。 2、晶体旁边加的这个电容被我们称之为晶体负载电容。晶体的谐振频率为Fr，加了电容的谐振频率为有载谐振频率FL。晶体谐...
- STM32F103ZET6 时钟（2）—— 代码篇
- 基于特定的开发板上的时钟策略：倍频/分频系数需要在使能 PLL 之前进行配置，所以需要在 Open PLL 之前将所有系统的时钟分频器系数以及PLL的倍频系数配置好。整个时钟的配置流程如下所示：(1) 开启HSE，等待HSE稳定 (2) 设置APB2、APB1、AHB分频系数 (3) 设置PLL的时钟来源和PLL的倍频系数 (4) 开启PLL，等待PLL稳定 (5) 设置SYSCLK源为 PLL ...
- 无源晶振和有源晶振作用
- 无源<em>晶振</em>实际上是在石英晶体的表面镀上电极，再通过导电胶，支架与引脚连接，加上外壳后就组成无源的<em>晶振</em>。 而有源的<em>晶振</em>，是晶体加振荡<em>电路</em>组成的，振荡<em>电路</em>里面包括放大器，三极管，电阻，电容等器件。 无源<em>晶振</em>需要连接振荡<em>电路</em>才可以振荡。有源<em>晶振</em>内部已经包含振荡<em>电路</em>，只要提供电源就可以输出客户事先要求的波形频率信号。有源<em>晶振</em>和无源<em>晶振</em>的作用分别是什么?2009-01-15 19:07TPP_LINK | 分...
- 分析单片机晶振大多为11.0592的原因
- 单片机<em>晶振</em>大多为11点0592的原因: 1.这里有郭天祥老师的解释： 2.分析： 但是，在这里博主还是存在一些疑问，为什么不是其他数呢？或者说11.0592M这个数则么产生的？ 我们假定0-12_000_000之间有一个数满足以下条件的时候，这个数比较适合<em>晶振</em>的频率： 1.当初值在0-255的情况下，这个数能够整除较多的数（整除的数越多，便可获得能够整除的波特率的种 类越 多）
- 如何请教别人问题？
- 提问的智慧。
- 全差分运放阻抗匹配计算（三）
- 最近在使用全<em>差分</em>运放AD8132对高频和低频信号进行处理过程中，一度对全<em>差分</em>运放再度陌生，在对芯片资料进行详细阅读分析以及参考网络博客的过程中，逐渐揭开了全<em>差分</em>运放的神秘面纱。 全<em>差分</em>放大器 (FDA)：即指输入和输出都是<em>差分</em>信号的运放，其优点为能提供更低的噪声，较大的输出电压摆幅和共模抑制比，可较好地抑制谐波失真的偶数阶项等。 单端信号输入<em>差分</em>信号输出的应用，其端接电阻值极端就比较繁
- stm32 为什么有二个晶振
- 2个<em>晶振</em>，一个是HSE，常用外部高频，PLL倍频用，常为8MHz。 另一个为外部低频<em>晶振</em>，也称时钟<em>晶振</em>，计时用，或系统待机或低功耗时用，为32.768KHz。 你是不是要问时钟<em>晶振</em>为什么是32.768KHz ？ 2^15/32.768KHZ=1秒 定时精度比
- 差分驱动芯片AM26LS31使用总结
- <em>差分</em>驱动芯片AM26LS31使用总结
- 晶振的PCB设计注意事项
- <em>晶振</em>的PCB设计注意事项 （1） 耦合电容应尽量靠近<em>晶振</em>的电源引脚，位置摆放顺序：按电源流入方向，依容值从大到小依次摆放，容值最小的电容最靠近电源引脚。 （2） <em>晶振</em>的外壳必须接地，可以<em>晶振</em>的向外辐射，也可以屏蔽外来信号对<em>晶振</em>的干扰。 （3） <em>晶振</em>下面不要布线，保证完全铺地，同时在<em>晶振</em>的300mil范围内不要布线，这样可以防止<em>晶振</em>干扰其他布线、器件和层的性
- LVPECL转LVDS端接优化的经历
- 这两天画板子要处理PXIe的那几个3.3V的LVPECL信号，受FPGA的限制，需要在片外把电平转换成LVDS。之前找到的<em>电路</em>都比较占板面空间，导致那一区域特别挤。项目中电源芯片的输出数比较冗余，有空闲的电源可以用，借助这个条件想了个办法，把端接与电平转换用阻值相同的排阻完成，减少了面积使用。
- 差分音频电路电路的放大输出
- 本篇文章针对于<em>差分</em>型DAC输出 后极接运放输出的<em>电路</em>进行分析，特别是电流型DAC输出型<em>电路</em>，非常好的一篇文章。
- 有源晶振引脚
- <em>晶振</em>型号纵多，而且每一种型号的引脚定义都有所不同，接发也不同,下面我介绍一下有源<em>晶振</em>引脚识别，以方便大家有个点标记的为1脚，按逆时针（管脚向下）分别为2、3、4。有源<em>晶振</em>通常的用法：一脚悬空，二脚接地，三脚接输出，四脚接电压。有 源<em>晶振</em>不需要DSP的内部振荡器，信号质量好，比较稳定，而且连接方式相对简单（主要是做好电源滤波，通常使用一个电容和电感构成的PI型滤波网络，输出 端用一个小阻值的电阻
- 三种无线话筒典型应用电路图分析
- 介绍颇有代表性的几款业余情况下容易制作成功的88~108MHz调频广播范围内的小功率发射典型应用<em>电路</em>图，其中有简易的单管发射<em>电路</em>，也有采用集成<em>电路</em>的立体声发射<em>电路</em>。主要用于调频无线耳机、电话无线录音转发、遥控、无线报警、监听、数据传输及校园调频广播等。更多应用方案免费下载，来自搜芯网。 单声道调频发射<em>电路</em>
- SRIO学习（一）——外设数据流
- SRIO Functional Description外设数据流外设数据流概念SRIO是一个外部驱动的从模块，但能够在dsp上扮演主模块的角色，意思就是他能够直接向dsp推送所需的数据而不需要产生中断或者通过DMA。这有一个好处就是减少来中断数量，减少来与只读中断的握手时间，并将EDMA释放给其他任务。SRIO确定数据包（packet）的有效载荷（payload）最高有256个字节，很多时候，数据的
- 晶振为什么要加电容 需要配多大电容
- 这要根据<em>晶振</em>的规格和<em>电路</em>中的因素来确定,同是16MHZ的晶体谐振器,其负载电容值有可能不一样,如10PF,20PF.....负载电容值是在其生产加工过程中确定的,无法进行改变.购买<em>晶振</em>时应该能得到准确的规格书. <em>晶振</em>在<em>电路</em>中使用时,应满足CL=C+CS. CL为规格书中<em>晶振</em>的负载电容值, C为<em>电路</em>中外接的电容值(一般由两颗电容通过串并联关系得到), CS为<em>电路</em>的分布电容,这和<em>电路</em>
- [模拟电路]ADI放大器笔记 - 差分放大器单端输入电阻设计
- 对于平平衡(<em>差分</em>)输入的<em>差分</em>放大器配置衡<em>差分</em>输入信号，两个输入端(+DIN和-DIN)之间的输入阻抗(RIN,dm)可简单计算为 对于非平衡单端输入信号(见图2),通过公式来计算输入阻抗： 该<em>电路</em>的有效输入阻抗高于作为反向器连接的常规运算放大器，是因为一部分<em>差分</em>输出电压在输入端表现为共模信号，部分地增高了通过输入电阻RG 两端的电压。 放大器的增益可通过以下增益公式来计算： 1.用公式(1)...
- 使用SlidingTabLayout的资源下载
- 压缩包内是 SlidingTabLayout类与SlidingTabStrip类 相关下载链接：[url=//download.csdn.net/download/mr_wanggang/8320227?utm_source=bbsseo]//download.csdn.net/download/mr_wanggang/8320227?utm_source=bbsseo[/url]
- LED驱动电源分析LED驱动电源分析下载
- LED驱动电源分析LED驱动电源分析LED驱动电源分析LED驱动电源分析 相关下载链接：[url=//download.csdn.net/download/wubai113/2155155?utm_source=bbsseo]//download.csdn.net/download/wubai113/2155155?utm_source=bbsseo[/url]
- linuxserver2RedHat Linux服务器配置与应用视频下载
- linux server RedHat Linux服务器配置与应用视频,包括RHCE的大部分实验... 相关下载链接：[url=//download.csdn.net/download/W_00W/2236598?utm_source=bbsseo]//download.csdn.net/download/W_00W/2236598?utm_source=bbsseo[/url]
我们是很有底线的