modelsim 修改源代码后重新加载波形,如何操作??? [问题点数:100分]

Bbs1
本版专家分:0
结帖率 0%
Bbs1
本版专家分:27
Bbs1
本版专家分:75
Modelsim-Quartus调用modelsim重新修改Verilog文件在modelsim重编译出错问题解决办法
问题描述:       在用quartus进行RTL设计时,大家通常会设置仿真工具为<em>modelsim</em>。在进行时序仿真时,quartus直接调用<em>modelsim</em>仿真。但是发现原来设计的rtl文件出错而进行<em>修改</em>后,直接在<em>modelsim</em>下编译出现报错。通常只用关闭当前<em>modelsim</em>仿真,从新在quartus中打开仿真并调用<em>modelsim</em>。我们发现,quartus<em>重新</em>调用打开<em>modelsim</em>这一方式...
ISE修改程序后,不必关闭modelsim重新打开!!!
1、  <em>修改</em>程序后<em>重新</em>仿真。使用命令 do name.fdo  即可<em>重新</em><em>加载</em>,不必关掉<em>modelsim</em><em>重新</em>打开。name为测试文件的名字。2、  <em>重新</em>添加信号在当前查看的wave界面点击保存,或者file---save format。保存名称自定。<em>重新</em><em>加载</em><em>modelsim</em>时,使用命令do name.do  name为自定义名字。...
[仿真验证] - Modelsim - Modelsim添加波形
添加数据到wave并创建到group中 :add wave -position insertpoint -group “spi_flash_tx” sim:/Testbench/uut/spi_flash_tx/ 如果要创建group,则需要用&amp;quot;&amp;quot;或者{}将带有空格的group名字括起来,然后并制定要加入group的信号,如果信号列表为空,则会创建一个空的group 创建divider ...
modelsim修改波形窗口字体
Tool--&amp;gt;Edit Preference找到treefont选择字体即可
modelsim如何加载多个对比波形文件
  首先选中<em>波形</em>,然后点击file----datasets。   选中sim文件,然后点击save as。   对所保存的文件命名。完成之后点击done即可。   在完成上述的<em>加载</em><em>波形</em>之后,会有多个.wlf文件,如上图所示,若要产生对比<em>波形</em>,需要将某个.Wlf中的信号<em>重新</em><em>加载</em>过来即可,如下图<em>操作</em>。   选中ex1.wlf文件,然后选择objects中的信号,然后点击右键 a...
modelsim SE-64 10.1c 波形加载慢的问题解决办法
用Modelsim仿真时,设置的仿真时间如果过长,bi'ru
modelsim 设置波形颜色-文档使用
路径:tools-by windows-wave windows中进行设置颜色设置:除了gird color和background的颜色设置为白色,其他都设置为黑色
modelsim仿真添加中间信号波形的方法
首先在instance中找到所需的信号,将其add to wave.此时wave显示的是no data。 然后点击simulate->restart->ok,再simulate->run->run all,即可得到新的仿真<em>波形</em>。
modelsim 保存仿真结果(波形文件)
1、在wave界面,将仿真<em>波形</em>保存为 .do文件(信号文件)。 2、切换左边任务栏至“sim”,,点击保存,给将要保存的 .wlf文件(<em>波形</em>文件)命名。 3、保存,OK,关闭<em>modelsim</em>. 4、重启<em>modelsim</em>,open 之前保存的 .wlf文件,然后 load 对应的 .do文件。
如何modelsim中保存波形以便下次使用 指定时间段内的仿真波形
之前在网上搜了好久<em>如何</em>将<em>modelsim</em>中的<em>波形</em>保存起来以便以后使用,因为有的时候仿真实在太花时间了,仿真了几十分钟的<em>波形</em>说没就没了。最后查了一下官方的文档,找到了一篇saving waveforms between two cursors,记录一下。比如说如下这一张图片,我们<em>如何</em>去存储它呢。一种方法是保存为图片,不过没什么用,还有一种方法就是保存为wlf文件。我们看左下方的打红圈的位置,有一个绿...
modelsim 没有波形的一个问题
继上次<em>modelsim</em>与爱奇艺客户端冲突后,最近又给自己挖了一个坑,现在找到坑的原因了。帮助跟我遇到相同问题的人。 打开<em>modelsim</em>出现的界面如图,无法点停止,也无法点运行。解决办法,testbech文件里把reg eachvec;和@eachvec;加上,我就是自己不明白它的用处,删了它,结果不知道错误的原因。它的作用不明白,但是注释就有可能看不到<em>波形</em>。
modelsIM输出波形无变化的可能原因
1、一些reg变量没有赋初值,比如clk;或clk没有加激励,比如initial begin clk = 0; always#(period/2) clk = ~clk; end2、显示信号没有选择适当的进制注意观察object中各变量的value值,这是在默认None的情况下输出的<em>波形</em>,看不出<em>波形</em>的情况。<em>修改</em>进制步骤:...
Modelsim 的波形观看方法
1.时序逻辑电路的<em>波形</em>观看方法要点:以时钟上升沿为界限,上升沿前看输入,上升沿后看输出,由输入得到输出。举例:在此时序逻辑电路中,输入信号为if()中的两个变量:time_1s_cnt和time_100s_cnt,二者决定了输出信号time_1s_cnt的变化,在仿真<em>波形</em>中,时钟上升沿前要看“time_1s_cnt和time_100s_cnt”两者的值,其值决定了时钟上升沿后的“time_1s_c...
modelsim中仿真波形设置的保存
为了方便以后察看仿真结果,可以将仿真<em>波形</em>保存在.Wlf文件中: 一.保存过程: 1.完成仿真<em>波形</em> 2.切换到sim视窗 3.点击保存图标,可以直接保存为.wlf文件 二.打开过程 1.打开<em>modelsim</em> 2 file菜单打开.wlf文件(要在文件类型中选择.wlf类型) 3.确定之后出现sim视窗 4.选中窗口中的测试文件名右击————add wave即可在wave窗口打开该测
怎样使用Debussy+ModelSim快速查看前仿真波形
引子:ModelSim是HDL仿真软件,Debussy是<em>波形</em>查看软件;搭配使用,相当爽。此处所谓快速查看前仿真<em>波形</em>仅为抛砖引玉,大家不要拘泥于此。两款软件的功能都很强大,请自行研究。注:本篇博文的软件环境为:Debussy 5.3v9 + Modelsim SE 6.5配置篇1 安装、和谐软件。略。2 拷贝文件..\Novas\Debussy\share\PLI\<em>modelsim</em>_pli\WINN...
modelsim波形窗口打开
下拉菜单view-&amp;gt;wave即打开<em>波形</em>窗口
Modelsim打开、生成VCD文件
很多时候,需要把VCS仿真的<em>波形</em>导入到Modelsim中进行观察,这个时候无法直接查看,因为Modelsim只支持.wlf<em>波形</em>文件,所以需要做格式转换。 VCS仿真后的<em>波形</em>可保存为VCD(value change dump:值变转储)文件,是ASCII格式,该文件包含设计中指定变量的取值变化信息。包括文件头信息、节点变化、取值变化。那么<em>如何</em>用Modelsim来打开该文件呢?用Modelsim打开V
ModelSim显示模拟波形
问题是,要看一个振幅调制的输出<em>波形</em>,ModelSim默认的是数字输出,想直接看<em>波形</em>。这个问题应该不难,想想看ModelSim肯定支持这种功能,只是要摸索一下。一般都是点右键,果然有一个Format,里面有一个Analog选项,点上它,弹出了对话框,先用默认的试试看,输出<em>波形</em>感觉显示的幅度太小,看起来不方便,再回过头来把对话框里的值调整一下,得到了一个比较好的<em>波形</em>。不过问题就出现了,出来的<em>波形</em>上下重叠了。 菜单栏里逐个找了一遍,发现也有一个Format,里面有h
作品交流:为什么ModelSim仿真无波形
Q: nimade 163 杜老师,你好。希望你在百忙之中抽出时间帮我解决一下这个问题: 例程E5_5_FpgaASKDemodGate在ise里启动<em>modelsim</em>后,一片空白。其它的例程没有问题。见附件。 望帮忙解决问题。谢谢了。   A: 你好。根据你的描述,其它例程能够正确仿真,说明软件环境安装没有问题。 由于你的截图没有Modelsim提示信息的内容,我只能猜测原...
ModelSim看例化内部的信号波形
sim窗口中,右键单击实例->"Add"->"To Wave"->"All items in design"
【FPGA】2,quartus,ModelSim仿真的建立,调试时间窗口宽度,FPGA最小系统,特殊引脚
1,建立testbench文件2,打开vt文件,双击编辑3,,注意下面的1,2对应4,查看RTL5,仿真6,下面就是ModelSIM界面了,调节<em>波形</em>显示时间间距
ModelSim中如何指定信号的数值进制
<em>modelsim</em>仿真中的<em>波形</em>文件默认显示是二进制,而在仿真的过程中16进制的数据查看可能会更方便。 1.这是 可以通过<em>修改</em><em>modelsim</em>安装目录下面的<em>modelsim</em>.ini文件里面的DefaultRadix 值实现 ; Default radix for all windows and commands. ; Set to symbolic, ascii, binary,
quartus ii 和 modelsim 编译仿真的流程
暑假要弄fpga,上一次用好像是去年的暑假,感觉流程什么的忘了。所以这次一定要把流程
modelsim使用 1】打开vcd文件
很多时候,需要把VCS仿真的<em>波形</em>导入到Modelsim中进行观察,这个时候无法直接查看,因为Modelsim只支持.wlf<em>波形</em>文件,所以需要做格式转换。 VCS仿真后的<em>波形</em>可保存为VCD(value change dump:值变转储)文件,是ASCII格式,该文件包含设计中指定变量的取值变化信息。包括文件头信息、节点变化、取值变化。那么<em>如何</em>用Modelsim来打开该文件呢?用Modelsim打开V
FPGA-Modelsim仿真不出来波形可能的原因
今天算是涨了教训,代码写完了,仿真<em>波形</em>就是不出来,捣鼓了一晚上,最后发现是一段代码的问题,如下。reg [7:0]Data; always Data='0'+Time;这里是想实现Data能随Time的变化而变化,实现assing类似的效果,但这样的写法应该是错误的,因为书上并没有这样的写法,并且正因为这个,导致Modelsim仿真<em>波形</em>不能出来,至于为啥,我才学,不知道,只能说这是血与泪换来的教训吧
modelsim仿真wave中数据变量导出到txt文档
试过几种网上说的方法,就这个试通了。在verilog程序中添加相对应的代码即可。 reg [7:0] i =0; always @ (posedge clk) begin if (!rst_n) i <= 255; end integer w_file; initial w_file
应用quartus11.0及modelsim实现的PWM波形仿真(一)
FPGA
modelsim手动建立仿真波形
里面详细介绍<em>modelsim</em>仿真建立过程,及手动编辑仿真<em>波形</em>方法,官方教程,英文原版
modelsim中显示正弦波
http://blog.sina.com.cn/s/blog_a73f94190102w68y.html
ModelSim仿真时测试模块端口无输出的一种情况
        在使用ModelSim仿真的时候出现给了激励信号,模块端口却没有输出的一种情况。经排查是在测试激励文件(tb)里面没有给模块复位导致的。比如待测试模块(module)中有对reg型变量的<em>操作</em>,reg型变量是在复位信号下赋初始值的,因为在测试激励文件中,没有给复位信号或者一直使能会导致在使用ModelSim仿真时仿真软件不知道寄存器初始值的情况,因此与寄存器相关联的端口在仿真<em>波形</em>中没...
Modelsim仿真查看内部信号
Modelsim仿真查看内部信号
ise调用modelsim时,怎么改变仿真时间呢
我用ise调用<em>modelsim</em>时仿真时间只有1000ns,时间不足,怎么设置能让仿真时间变大一些,各位大神帮帮忙了 zbhbyc (2012-5-21 10:11:36) run 100us 采用命令run+时间 dearhero (2012-5-21 10:38:05) 在<em>modelsim</em>安装目录下将其.ini文件中的默认仿真时间改
ModelSim+ISE(仿真)
ISE:进行源码编写、测试脚本编写、进行行为级仿真 MoselSim:生成测试激励<em>波形</em>,进行观察调试 HDL:Verilog 问题:仿真<em>波形</em>线出现蓝色或红色(HiZ,U) wire信号是为导线类信号,没有设定初始值,需要在test bench文件中加以申明,作为测试信号激励; output信号可以直接申明为reg信号,结构化语句中,等号左边的赋值对象是为寄存器类型信号。
关于modelsim仿真出现红线的问题
最近一直在学习通信技术,调制解调之类的东西,自然用了不少quartus ,<em>modelsim</em> <em>modelsim</em>仿真的时候发现出现了红线,觉得程序写的也没有什么问题。很简单的一个分频。 最后各种找,然后自己也想了想,发现是因为没有初始化的问题。因为<em>modelsim</em>也不知道数据一开始的时候到底是0(低电平),还是1(高电平),所以说不能正确的执行你写的代码,初始化之后,就能输出期望的<em>波形</em>了。 当然
优化/提高modelsim的仿真速度
背景    最近在做基于FPGA的CT图像重建算法仿真方面的工作,需要用Modelsim对算法部分的RTL代码进行功能仿真测试。在用<em>modelsim</em>进行仿真时,发现仿真速度较慢,<em>modelsim</em>仿真1.2us的RTL代码逻辑,就消耗了物理时间约1S。我的一帧图像数据大概需要3S的代码逻辑,那么算下来对应的物理时间就是N天(没细算),顿时心凉凉了!于是,在网上查了半天,发现现成的解决方案帖子不多,于...
Modelsim查看中间变量
安装完成之后,先在Modelsim中File——New——Library,默认会建立work库建立好work库后,File——New——Project,新建一个工程,导入写好的verilog文件和verilog test bench文件,并在Workspace空白处右键编译所有文件。当前在Workspace的Project标签下,选择Library标签,可以看到work目录,选择刚才建立的test
modelsim仿真中 do文件的写法技巧
Modelsim之 DO文件简介          网上的关于DO文件的编写好像资料不多,比较杂,所以本人总结一下常用的简单语法,方便大家查看。其实本人也刚接触DO文件没多久,有纰漏很正常,欢迎指正批评,互相学习。PS:写得有点乱   还有一个值得注意的是 我在看到这篇文章的时候我正在仿真一个verilog文件,文件中调用了一个ROM , 但是我怎么仿真 rom的输出文件都有问题, 经过一个Q
Quatus联合modelsim仿真无法产生波形原因分析
Quatus ii联合<em>modelsim</em>仿真无法产生<em>波形</em>或<em>波形</em>一直为Hiz状态原因分析 最近用用<em>modelsim</em>仿真Quatus写的testbench,遇到了<em>波形</em>无法产生的问题,一直卡在这里很久都没找到原因,经过一番分析和各种乱试,终于找到原因了。  在设置编译的test bench的时候,一定要把顶层模块设置为xx_vlg_tst(),就是启动test bench template wri
modelsim不停出现loading……无法仿真
笔记本如果这样的话,可以试试把网断开,确实可以解决。
modelsim波形
1)使用"dataset save sim filename.wlf "保存仿真<em>波形</em>,  filename.wlf文件的名字可以自己任意取。打开时候直接file-open -filename.wlf文件就可以了。    2)(但是有这样的情况出现,如果在保存wlf前,你改动了某些信号的位置,下一次打开是会回到原先的位置)可以把do文件一起保存,在下一次打开wlf文件后,再打开do文件,你先前的
用ModelSim查看ChipScope所抓取的波形
在线查看ChipScope所抓取的信号比较方便,但有时在调试过后又想看之前的数据,那么这时我们就应该将其保存下来。 步骤1.选择ChipScope里的File-Export,输出Format选择VCD,Signals to Export 选择“Waveform Signals/Buses",a.vcd 步骤2.打开ModelSim,File-Change Directory,选择VCD文件所在
modelsim波形打印成TXT文件,ISE工程,verilog语言
笔记已<em>修改</em> 打印程序如下: reg [15:0] i;   always @ (posedge clk_30M72)   begin       if (rst)           i &amp;lt;=0;       else if (i&amp;lt;10000)               i &amp;lt;= i+1;        else           i&amp;lt;= 10000;  end  ...
关于modelsim仿真时出现红线(不定态hx)或者蓝线(高阻态hz)的问题
在用<em>modelsim</em>进行时序仿真时,出现高阻态信号(蓝线)或者不定态信号(红线)的问题,如下图。 出现这样的情况,有一种可能的原因就是没有对这些信号进行初始化,所以在<em>modelsim</em>中认为输入信号为高阻态(z),输出信号为不定态(x)。 解决办法:对于输入信号在测试文件(tb)中一定要赋值;输出信号将其复位为一个确定的初始状态,比如采用异步复位的方式(如下图),此时的复位信号rst_n在测...
modelsim中当你的波形出不来的时候你改怎么办呢?
在<em>modelsim</em>中进行仿真的时候,当你的<em>波形</em>出不来的时候,你该怎么弄呢!入门者请关注,或许对你有帮助!!
modelsim改变波形背景颜色
将鼠标点击激活wave窗口,然后在菜单栏选择tools--edit preferences,选择window list中的wave windows,选择右边的wavebackground,这就是设置背景颜色的
Modelsim仿真如何查看内部信号
Modelsim仿真<em>如何</em>查看内部信号 一般Modelsim看的信号<em>波形</em>都是test bench中定义的默认信号。有时候需要看模块内部信号。 可以选择sim窗口,查看internal,一般选择需要查看的信号在Objects窗口出现的信号,根据需要直接拖到Wave窗口即可。 还可以采用的方法是在Transcript窗口输入命令add wave /testbench_name/design_u...
Verilog学习笔记3:解决ModelSim闪退的问题
     当前的Quaruts需要ModelSim进行仿真,但是今天在使用时,不能正常进行时序仿真。直接使用ModelSim进行仿真,只要一仿真,ModelSim就立即退出(闪退)。    从网上多方查找原因,大多说是与“爱奇艺”有关,但是我的计算机中,并没有装爱奇艺。    对Windows进行设置,在启动时,禁用所有应用程序,仍然不能解决问题,网上说要重装计算机了,太麻烦了,继续寻找原因,感觉...
应用quartus11.0及modelsim实现的PWM波形仿真(二)
主要是关于quartus和<em>modelsim</em>的联合仿真。
modelsim仿真波形理解
1.  在<em>波形</em>的最开始出是不存在上升沿或下降沿的说法的,即图中的clk在其最左边开始处,我们不能说成是 posedge clk,当然也就不能对其用always @(posedge clk) 了。 2.  <em>波形</em>图两个周期之间的数值是归属后一个周期的,也就是如果我们在clk的上升沿的到了一个值,那么它是属于下一个周期的(如此看来,<em>波形</em>图的第一个周期是不是就少了一个上升沿或者下降沿呢。
ModelSim 简单使用方法
1. 将待测文件和testbench文件放入文件夹内;   2. 新建工程,将之前的文件添加入工程:   3. 编译文件   4. 编译通过后开始仿真 选择testbench文件,注意要把优化复选框勾去掉 弹出仿真页面后,右键点击左侧sim栏内的模块名称,添加查看<em>波形</em>窗口 设置仿真时间,开始仿真
使用Quartus 11调用Modelsim进行波形仿真
使用Quartus 11软件调用外部仿真软件进行<em>波形</em>仿真的使用方法。
modelsim仿真加速注意点
下面说一下我的使用方法(我一般是在linux下使用,考虑到大家大部分都使用windows,所以下面举的例子为windows下的使用方法): 1.建立<em>modelsim</em>子目录 2.第一次运行时,还是需要先到<em>modelsim</em>的gui一下执行vlib –work,以后就不需要了 3.在<em>modelsim</em>子目录建立 run.bat文件, 内容如下(大家更具自己的环境,要做适当<em>修改</em>) vlog -incr...
modelsim输入信号
<em>modelsim</em>输入信号 2012-06-02 22:18:09 分类: 嵌入式 一,DO文件的应用和工作方式     执行File/New/Souce/Do命令,进入Do文件编辑方式,在编辑窗口输入仿真批处理文件的代码,以.do为扩展名保存文件,调用方式:do filename parameters,完成对设计的仿真 用do文件进行仿真真得很方便,
解决分频模块modelsim下仿真输出为stx的错误
今日对一个普通的分频模块进行仿真,程序源码来自《verilog hdl应用程序设计实例精讲》的uart例程,quartus ii下仿真正常,但是<em>modelsim</em>下出现输出分频信号为stx型,也就是不确定信号,以红线表示。程序如下: module uart_clkdiv(clk, rst_n, clkout); input clk; input rst_n; output clkou
【Vivado——仿真】vivado与modelsim的联合仿真
vivado软件中也自带仿真工具,但用了几天之后感觉仿真速度有点慢,至少比<em>modelsim</em>慢挺多的。而<em>modelsim</em>是我比较熟悉的一款仿真软件,固然选它作为设计功能的验证。为了将vivado和<em>modelsim</em>关联,需要进行一些设置,下面一一介绍。 一、在vivado中设置<em>modelsim</em>(即第三方仿真工具)的安装路径。在vivado菜单中选择“Tools”——&amp;gt;“Options...”,...
在Modelsim仿真中显示状态机名称
经过网上的搜索及自己的实验,总结在Modelsim仿真中显示状态机名称的三种方法。下面以一个具体的实例进行讲解。 实例功能:引入状态机实现2分频,这里使用状态机完全只是为了说明<em>如何</em>在仿真中显示状态机名称。 状态转移图: 设计文件代码: 1 module fsm( 2 input clk, 3 input reset_n, 4 output reg clkout 5 )...
关于modesim仿真更改工程路径之后编译出错
modesim仿真遇到的问题
modelsim 和 matlab 联合调试 ,显示 正弦波
首先要用matlab生成 正弦波,并且显示出来。 贴代码: N = 256; n = 1:256; x = fix(128 + (2^7 -1) * sin(2 * pi* n/N)); fid = fopen('E:/matlab/sin.txt', 'wt'); fprintf(fid, '%x\n',x); fclose(fid); fid = fopen('I:/matlab/s
ModelSim打开已建立过的工程
File -> Open 在弹出的窗口中,文件类型选.mpf 然后路径指到工程所在文件夹,选择建立的.mpf文件即可
关于quartus ii直接调用modelsim仿真
之前自己也遇到这类问题,然后上网找,最后也没能解决。直接进行rtl仿真会收到这样的报错信息 connot launth the <em>modelsim</em>-altera softwarre because you did not specify the path to the executables of the <em>modelsim</em>-altera softwarre 然后如果在option---eda
Quartus rom 初始化文件hex modelsim仿真问题
转载:http://forum.eepw.com.cn/thread/199630/1/ 我在Quartus II 9.1下新建了工程,编辑了程序,添加了IP,其中ROM的文件初始化文件用HEX格式的,然后再Modelsim下新建了仿真工程,将所有v文件添加进去,但仿真时出现了如下错误: ** Warning: (vsim-3534) [FOFIR] - Failed to open file
ModelSim导出数据至.txt文件
    integer w_file;     initial w_file = $fopen(&quot;E:/***/data.txt&quot;);     always@(i)     begin         $fdisplay(w_file,&quot;%d&quot;,$signed(w_lfm_data));         if(i==1200)             $fclose(w_file);     en...
如何解决ISE工程移植后,仿真时提示modelsim路径不对或者版本不对问题
     在将别人的ISE工程文件直接拷过来,在自己的ISE上运行并调用<em>modelsim</em>仿真时,有时会提示Library directory的问题。这时需要去检查你拷过来的工程文件里是不是没有<em>modelsim</em>.ini文件,如果没有,你需要找一个之前在自己ISE上建立并经过仿真的工程文件,在里面找到<em>modelsim</em>.ini文件,直接copy到你从别人拷过来的工程文件夹下,这样一般就不会提示LIbra...
Verilog中ISE联合Modelsim仿真,出现蓝线和红线的问题
2017年12月10日  00:06 原因1:在仿真的时候,要选择需要进行仿真的文件,为test文件,如选到非test文件则会出现仿真出现蓝线和红线的问题。
【基础】Modelsim的基本使用
1.建立库并映射 建立并映射库有两种方法: 方法一:在Modelsim中选择File/New/Library,在弹出的对话框中填入库名称,点击OK就完成了库的建立和映射。   方法二:在Modelsim>提示符下运行命令: vlib work2 vmap work work2   2.新建工程项目 选择下拉菜单File
关于QUARTUS调用modelsim仿真时出现的闪退问题解决
说来也是郁闷,之前调用仿真的顺利的一逼,突然。。。蹦瞎卡拉卡,出现闪退,你大爷。。。这还怎么玩?最后检查,发现是不知道什么时候安装了捆绑插件爱奇艺引起的,后来在360垃圾清理里面把它给删除了,终于又可以用了。。。。
modelsim 快捷键
1. <em>波形</em>窗口(Wave)     鼠标<em>操作</em>:         Ctrl+鼠标左键从左上向右下拖拉:放大(选中区域)         Ctrl+鼠标左键从左下向右上拖拉:缩小         Ctrl+鼠标左键从右下向左上拖拉:缩放至满屏         鼠标左键拖拉:移动最近的光标         Ctrl+鼠标左键在滚动条上点击:滚动至顶部或底部(竖直滚动条上)、左端或右端(水平滚
ModelSim打开之前已经建好的Library
Altera10.0 之后已经将自带的仿真工具去掉,现在全部用ModelSim仿真。 ModelSim仿真时,一个project往往涉及到前仿真(function simulation)和后仿真(timing simulation)两个部分。仿真时,两个部分会建立不同的library放在不同的文件夹下。但是在关闭ModelSim后,再打开的时候就不知道<em>如何</em>装载之前建好的library了。
quartus波形仿真破解MODELSIM
(1)对于Quartus14.0安装时自动安装了<em>modelsim</em>的ae和ase两个版本,分别位于D:\Program Files\altera\14.0\<em>modelsim</em>_ase和D:\Program Files\altera\14.0\<em>modelsim</em>_ae目录下(根据自己的安装路径而定)。其中ae是免费的,包含有altera的FPGA芯片,而ase除了altera的外,还有xilinx的,库更...
【FPGA作业】第三章、第四章 DDS正弦信号产生实验及modelsim仿真
三 DDS正弦信号产生实验 3.1 实验目标 设计DDS,50MHz的时钟速率,输出<em>波形</em>频率10MHz DDS的输出数据格式为2补码,相位累加器32比特,ROM波表尺寸10bit和<em>波形</em>量化比特数10bit 首先在signaltap里观察<em>波形</em>的正确性,然后把signaltap的数据导入到matlab,分析频域结果 3.2 实验原理 注意 频率控制字K与ROM位数没有关系 ...
modelsim显示内部信号波形
首先在打开所建立的project中的待仿真的文件,然后在Modelsim菜单栏中单击Simulate—>Start Simulation—>保持Enable Optimization的选定状态,然后单击Optimization Options—>Visiblity—>Apply full visibility to all modules(full debug mode)—>ok—>ok。 在界
modelsim常用命令
用do文件进行仿真真得很方便,比写testbench方便多了,采用do文件没有那么多信号定义,管理也比较方便. 1.运行仿真,在主窗口输入命令:vsim work.实体名2.为时钟信号添加驱动,输入命令:force clk 0 0,1 10 -r 20,将仿真时钟设为50MHz;(设时间单位为ns)3.打开<em>波形</em>窗口,输入命令:view wave4.为<em>波形</em>窗口添加信号,输入命令:
Modelsim与Quartus ii联合仿真的一些问题
<em>如何</em>在Quartus II中调用Modelsim Quartus II 9.0版本的时候软件还有自带的仿真工具,现在安装的是11.0版本,才发现 Quartus II 11.0取消了软件自带的<em>波形</em>仿真工具,因此需要<em>波形</em>仿真就要调用专业的仿真工具Modelsim. 刚开始几天非常不习惯使用Modelsim,总觉得各种麻烦和不习惯,一度有想换回9.0版本的冲动,但是想想技术总是往前发展
仿真时信号出现高阻态——Test Bench中要做声明
仿真时信号出现高阻态 1. 在第一个module中输出了一个reg; 2. 在第二个module中这个reg作为输入; 3. 仿真时看到第一个module中输出正常,但是在第二个module中这个reg始终为高阻态; 分析后发现,其原因是,Test Bench中要对中间输出信号做声明,不声明的话就会这样; Test Bench: resize_img_Y为上文所说的reg,必须
ModelSim使用$display查看变量值和输出信息
打开ModelSim,新建工程->新建Verilog文件demo.v 输入文件内容 module demo(); reg[3:0] a,b; initial begin $display("Hello, World"); a = 2; b = 5; $display("answer = %b",
用ModelSim仿真PLL模块
由于要对FPGA读写SDRAM的工程进行调试,第一步就是验证PLL模块的功能,故结合网上找的一些资料,进行了如下PLL仿真实验。 下面是仿真的全过程 首先,看一下Quartus中的PLL模块: 从上面图中可以看出:我的FPGA输入时钟是20MHZ,该PLL有三个输出,其中 C0:5倍频,100MHZ C1:1倍频,20MHZ C2:5倍频,100MHZ,同时相对于C
用Modelsim SE 10.1a进行仿真的大致步骤
系统windows10 64bit,modesim SE 10.1c 64bit 以4bit加法器为例1.新建工程project,File->New->Project,选择好Project文件路径(Project Loacation)(默认win64)和文件名(add_4)。 2.在下一步到Create New File(输入自己Verilog文件名称add_4)->Add file as typ
quartus ||13.0联合modelsim altera se 10.1.d仿真,出现自动退出问题
卸载爱奇艺。     本来是好的,两天后再来用,发现出现仿真自动退出,好不容易看到了提示代码:exiting with code211,然后就各种找原因,试过重装,破解,环境变量,重启,一开始都以为是licenses问题,后面看到一个贴吧回答,卸载爱奇艺,这跟爱奇艺也有关系???但是我中间是装了一个爱奇艺,死马当活马医,试试,还真可以了。我可是花了一天的时间各种找问题啊,原来是你个鬼爱
[仿真验证] - Modelsim - Modelsim仿真模块没有显示的解决方法
<em>modelsim</em>仿真的时候某些模块被优化,无法在sim的instance中显示出来,但是实际上又没有报warning,这个时候只要在vsim中添加参数-voptargs=&amp;quot;+acc&amp;quot;即可解决 如上图所示,不加这个option可能tx以及rx都不会显示,根据<em>modelsim</em>的`ModelSim® SE Command Reference Manual`文档中关于此参数的描述 -voptargs=...
modelsim入门简单教程
至今还没有弄明白为什么要用ModelSim,因为看<em>波形</em>Quartus II自带的工具就可以了啊。我刚刚接触<em>modelsim</em>,我想大多数菜鸟跟我一样,看过<em>如何</em>使用ModelSim的介绍,说句实话,那些介绍写的都太过简单,仿佛大家都不屑写上一些比较“弱智”的步骤,恰恰就是这些看似累赘的步走,难为我好久。   教程上都写道,<em>modelsim</em>的简单使用方法如下:建立库- 影射库到物理目录 - 编译代码 - 启动仿真。首先建立库就叫我头晕。库的概念用在这儿实在不合适,把我吓坏了,也
Modelsim之tcl脚本语言控制仿真
quit -sim #退出仿真 .main clear # Create the work library vlib work vmap work work # Compile the verilog files vlog key_counter_scan.v #编译.v文件,文件名用自己的.v文件替代 vlog key_counter_scan_TB.v # Run s...
modelSIM仿真时objects空白无显示问题
笔者在做modelsIM实验时,在编译好相关文件后,准备进行相关仿真实验,此时意外发生了。 无论笔者怎么点击仿真界面,object页面下始终没有是空白没有任何东西。同时,下方的transcript页面底部一直显示loading....。在等待足够长的时间后,最终显示“failed to start simulation kernel”。 对于这种状况,目前网络上的给出了两种方法。 1)点击工
modelsim 直接创建仿真,而不是从Quartus II 或者 Vivado 仿真
在<em>modelsim</em>里,新建工程,然后将需要被仿真的所有源文件加入,并且加入对应的testbench,然后进行编译,编译通过并且没有错误,就可以进行仿真了。 simulation 里选择 start simulation ,然后会弹出需要仿真顶层文件设置,然后在 work 里找顶层文件。然后选择需要仿真的文件,ok。 然后在下面的图中进行变量选择,然后将其添加到<em>波形</em>, Add w
Shiro重新加载权限
package com.study.shiro; import com.github.pagehelper.util.StringUtil; import com.study.model.Resources; import com.study.model.User; import com.study.service.ResourcesService; import org.apache.shir...
Questasim仿真看不到波形的问题
安装了questasim6.2b后发现很多信号都不出现在Object栏,因而也看不到<em>波形</em>。到网上查了一下,发现要在<em>modelsim</em>.ini中把优化选项VoptFlow = 1改成VoptFlow = 0。这样很多信号就不会被优化掉。具体连接在:http://www.61ic.com/EDA/Modelsim/200801/18169.html需要指出的是,因为一般建工程的时候用的都是缺省选项,把m
Verilog 之随机波形产生-可综合
// Poisson process generator.  // Generate Poisson process with desired inversed rate (number of clocks per hit). // The rate is defined by parameter LN2_PERIOD. For example, the LN2_PERIOD=4 will g
Quartus II 18.0 基于Modelsim仿真快速入门
Modelsim仿真快速入门,基于最新版本Quartus II 18.0版本
【验证小白】就用SV+modelsim学验证(1)——把平台搭起来
前言 最近转战验证方向,想起了初学验证时候的心酸和迟迟不能跑通一个验证平台的苦恼,因此想写这个博客。不借助UVM、VMM等验证方法学,凭着system verilog和<em>modelsim</em>尝试着搭一个能够跑通、能够明白原理、能够直观看到<em>波形</em>的验证平台,或许对于我这样的验证初学者也是有好处的。 最简单的验证平台 常见的验证平台如下图所示,这几个模块可以说是最基础的元素了: gen负责生成某一cl...
modelsim 读取txt数据到变量中
`timescale 1 ns/1 ns module tb_read_data(); //时钟和复位 reg clk ; reg rst_n; wire [15:0] data ; reg [15:0] from_txt; //表示产生的clk的周期,单位是ns p...
Quartus II和Modelsim的联合仿真(详细)
这篇文章不需要在<em>modelsim</em>中建库、映射、建工程等一些繁琐的步骤,直接使用<em>modelsim</em>中的默认work库。使用quartus+<em>modelsim</em>联合仿真。 首先推荐一篇文章 http://www.cnblogs.com/emouse/archive/2012/07/08/2581223.html 首先,根据上一篇文章,建立一个testbench模板;   第一次用mo
【FPGA】关于ISE调用modelsim缺少仿真文件
原因,缺少编译库 (我之前在13.1中生成过1次,后来重装了软件,把编译库给丢掉了,所以要<em>重新</em>生成) 1从Windows的Start Menu开始,Xilinx ISE Design Suite 14.7 —〉EDK —〉Tools —〉Compile Simulation Libraries 按照提示编译好library,编译的library输出目录是: D:\Xilinx\14.7\IS
在QuartusII仿真中输入激励波形数据
在fpga的设计仿真中,我们需要输入测试数据,当量小的时候我们可以手动输入,当当处理的量多时,我们可以使用其它方法
modelsim仿真带ROM的程序需要convert_hex2ver.dll
需要使用<em>modelsim</em>仿真带ROM的程序的同学可能要用到,不谢。
用Modelsim SE进行仿真的步骤
   在确保已经安装了Modelsim SE的前提下在 Quartus II下面调用Modelsim的仿真步骤如下: 1、 打开 Quartus II,打开菜单 Tool-Options,如下图所示: 2、在 EDA Tool Options 中的 Modelsim 项,选择 Moldelsim 应用程序的根目录,配置 Modelsim 应用程序第三方软件路径。如下图所示: 3、选择菜单 P...
关于在Quartus II和ModelSim中进行FPGA仿真报错的问题
今天晚上在用Quartus II设计好FPGA代码后,尝试在ModelSim中进行前仿真以验证设计功能的时候,总是报错。错误状态如下: Can’t launch the ModelSim-Altera software – the path to the location of the executables for the ModelSim-Altera software were not sp
modelsim添加vivado仿真库的方法
      由于vivado自带仿真工具运行速度较慢,有时候需要在<em>modelsim</em>环境下仿真xilinx的ip,因此需要将xilinx的ip<em>重新</em>编译并添加至<em>modelsim</em>。       首先需要<em>重新</em>编译xilinx的ip(以vivado2016.4为例,其余版本大同小异):       tools -&amp;gt; Comple Simulation Libraries -&amp;gt; 设置编译选项并...
modelsim中testbench的编写总结
1.激励的设置 相应于被测试模块的输入激励设置为reg型,输出相应设置为wire类型,双向端口inout在测试中需要进行处理。 方法1:为双向端口设置中间变量inout_reg作为该inout的输出寄存,inout口在testbench中要定义为wire型变量,然后用输出使能控制传输方向。 eg: inout [0:0] bi_dir_port; wire [0:0] bi_dir_po
循序渐进Oracle数据库管理、优化与备份恢复.pdf下载
盖国强大师的经典力作,鼎力推荐!从数据库的创建过程、数据字典、各术语的含义和区别等,都有条有理,让你由浅入深,深入浅出:) 相关下载链接:[url=//download.csdn.net/download/xsbuqun/3895288?utm_source=bbsseo]//download.csdn.net/download/xsbuqun/3895288?utm_source=bbsseo[/url]
Android下抓屏程序下载
Android下可以将当前屏幕图像存成jpg和png文件的程序,此程序为李先静所写。 相关下载链接:[url=//download.csdn.net/download/shiao1201/2046070?utm_source=bbsseo]//download.csdn.net/download/shiao1201/2046070?utm_source=bbsseo[/url]
企業製造資源計劃 MRPII原理下载
《企業製造資源計劃 MRPII原理》 PDF 版的,带有书签。不错的。希望能帮到你。 相关下载链接:[url=//download.csdn.net/download/fxhflower/2279528?utm_source=bbsseo]//download.csdn.net/download/fxhflower/2279528?utm_source=bbsseo[/url]
文章热词 设计制作学习 机器学习教程 Objective-C培训 交互设计视频教程 颜色模型
相关热词 mysql关联查询两次本表 native底部 react extjs glyph 图标 java 源代码如何学习 java课程设计 源代码
我们是很有底线的