JESD204B接口

asplzrf 2018-01-30 12:12:13
JESD294B接口的subclass1模式，一直对sysref±和device clock的时序条件存在疑问，已有以下猜测：device clock只需要保证同相位，并不需要保证同时到达，sysref信号到达器件和fpga的线长相等，并且保证与device clock的setup time和hold time在允许范围内。希望做过的前辈给我一点提示。
...全文
1385 1 打赏 收藏 转发到动态 举报
写回复
用AI写文章
1 条回复
切换为时间正序
请发表友善的回复…
发表回复
风且行 2018-05-04
  • 打赏
  • 举报
 回复
你下载一下标准协议，最后一页有他们的时钟关系
基于Vivado Verilog的AD9164 3G采样率工程：含JESD204B接口、DDS IP核及SPI配置详解
内容概要：本文详细介绍了一个基于Vivado Verilog的AD9164 3G采样率工程项目。该项目支持5Gbps线速率，包含JESD204B接口、4x DDS IP核及SPI寄存器配置。文中深入解析了JESD204B接口的时钟生成、DDS核的相位累加器处理以及SPI配置的状态机跳转等关键技术点，并分享了许多实战经验和调试技巧。此外，还提供了详细的代码注释和调试建议，帮助读者更好地理解和实现这一复杂系统。 适合人群：具备一定硬件设计基础，熟悉FPGA开发和Verilog编程的工程师和技术爱好者。 使用场景及目标：适用于需要进行高速ADC设计和调试的场景，如通信设备、雷达系统等领域。目标是掌握AD9164的配置和优化方法，提高系统的性能和稳定性。 其他说明：文中提到的实际调试经验非常宝贵，尤其是关于JESD204B接口的初始化顺序和SPI配置的精确时序控制，这些都是经过多次试验得出的最佳实践。
JESD204B协议规范
JESD204B是一种基于高速SERDES的ADC/DAC数据传输接口。对于传统的LVDS和CMOS接口已经很难满足上GSPS采样传输需求，JESD204B广泛应用于高速ADC/DAC数据传输。
JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明
JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明，用于指导JESD204B使用、调试和问题排查。
JESD204B应用指南（中文）
JESD204B-Survival-Guide/JESD204B应用指南（中文）
jesd204b.rar
xilinx vivado J204b license ，共享给大家
硬件设计

6,169

社区成员

11,288

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章