JESD204B接口

asplzrf 2018-01-30 12:12:13

JESD294B接口的subclass1模式，一直对sysref±和device clock的时序条件存在疑问，已有以下猜测：device clock只需要保证同相位，并不需要保证同时到达，sysref信号到达器件和fpga的线长相等，并且保证与device clock的setup time和hold time在允许范围内。希望做过的前辈给我一点提示。

...全文

1348 1 打赏收藏转发到动态举报

写回复

1 条回复

切换为时间正序

请发表友善的回复…

发表回复

风且行 2018-05-04

打赏
举报

回复

你下载一下标准协议，最后一页有他们的时钟关系

Vivado AD9680 Verilog工程：JESD204B接口、1G采样率、10G线速率及SPI配置接口的详细注释源代码,Vivado AD9680 Verilog工程：JESD204B接口、1G采样率、10G线速率控制及详细注释SPI配置接口全解析,vivado AD9680 ...

- **软件配置**：通过软件对JESD204B接口进行初始化和配置，确保正确传输数据。 **2. 应用领域** - **无线通信**：支持高速ADC/DAC的无线通信系统，如5G基站和卫星通信。 - **医疗成像**：用于高分辨率医学成像...

这份指南对于工程师理解和实施JESD204B接口具有很高的实用价值，能够帮助他们避免潜在的问题，优化系统性能，以及快速有效地进行故障排查。总的来说，JESD204B标准为高速数据传输提供了强大的框架，而ADI的JESD...

标题中的"axi_jesd204b.rar_Jesd204B ADI_jesd vivado adc_jesd204b_带axi接口的ad"揭示了这个压缩包是关于使用Xilinx Vivado设计工具，集成ADI公司的JESD204B接口ADC（模拟数字转换器）的工程示例。JESD204B是一种...

系统则是由多个子系统组成的整体，它们通过JESD204B接口进行通信。 **3. 功能特性** - **lane alignment（Lane Alignment）**: JESD204B通过lane alignment来校正不同通道间的传输延迟，保证数据的正确对齐。 - ...

6,163

社区成员

11,290

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章