Cache 存储器，主存有0～7共8 块，Cache 有4 块，采用组相联映像，分2 组

gg_lihui 2018-02-06 09:38:34
为撒第二步替换的是7，而不是其他的数字？
...全文
4625 4 打赏 收藏 转发到动态 举报
写回复
用AI写文章
4 条回复
切换为时间正序
请发表友善的回复…
发表回复
weixin_43207183 2020-04-09
  • 打赏
  • 举报
 回复 2
因为主存的0、1块对应cache的0、1块，也就是第0组，主存的2、3块对应cache的2、3块，也就是cache的第1组，接着主存的4，5块就对应0组，6、7块对应1组。也就是说0、1、4、5只能放在0组。2、3、6、7只能放在1组。
qq_27195835 2019-02-09
  • 打赏
  • 举报
 回复 1
qq_27195835 2019-02-09
  • 打赏
  • 举报
 回复
gg_lihui 2018-02-06
  • 打赏
  • 举报
 回复
自己顶一下。
清华大学2001年计算机组成原理试题
试题内容： 一、（10分）某RISC处理机各类指令使用频率和理想CPI（指令和数据访问Cache命中率为100％时的CPI）如下表所示。而实际测得的指令访问Cache缺失率（miss rate）为5％，数据访问的Cache缺失率为10％，Cache的缺失损失（miss penalty）为40个时钟周期。 （1） 该机器在无Cache缺失（理想情况）时的CPI是多少？（3分） （2） 该机器在无Cache缺失（理想情况）时的速度比有Cache缺失时快多少倍？（7分） 指令类型 使用频率 CPI ideal ALU操作 43% 1 Loads 21% 2 Stores 12% 2 Branches 24% 2 二、（13分）一台模型机共有7条指令，主频25MHz，各指令的使用频率与CPI如下表所示。该模型机有8位和16位两种指令字长，采用2-4扩展操作码。8位字长指令为寄存器（R－R）二地址类型，16位字长指令为寄存器－存储器（R－M）二地址变址寻址类型（-128<=变址范围<=127）。 指令（字长） 使用频度f CPI I1（8位） 35% 1 I2（8位） 25% 2 I3（8位） 20% 2 I4（16位） 10% 2 I5（16位） 5% 1 I6（16位） 3% 2 I7（16位） 2% 2 （1） 计算该机的MIPS速率。（4分） （2） 计算操作码的平均码长。（3分） （3） 该机允许使用多少个可编址的通用寄存器，多少变址寄存器？（3分） （4） 设计该机的两种指令格式，标出各字段位数并给出操作编码。（3分） 三、（12分）假设在一个采用组织相联映像方式的Cache中，主存有B0～B7共8块组成，Cache有C0～C3共4块，组内块数为2块。每块的大小为32个字节，采用FIFO块替换算法。在一个程序执行过程中依次访问块地址流如下： B1，B4，B6，B3，B0，B4，B6，B2，B4，B5 （1） 写出主存地址的格式，并标出各字段的长度（3分） （2） 写出Cache地址的格式，并标出各字段的长度（3分） （3） 画出主存与Cache之间各个块的映像对应关系（3分） （4） 列出程序执行过程中Cache的块地址流分布情况。并计算Cache的块命中率。（3分） 四、（15分）有4个中断源D1、D2、D3、D4，它们的中断优先级和中断屏蔽码见下表，表中，"1"表示该中断源被屏蔽，"0"表示该中断源开放。假设从处理机响应中断源的中断服务请求到运行中断服务程序中第一次开中断所用的时间为1微秒，其它中断服务时间为10微秒。
Cache存储模拟器，c++
在模拟器上实现在任意访存块地址流下Cache存储器的存储过程，并求出命中率 要求如下： 1．Cache—主存：映像方式要实现全相联、直接映象、组相联方式三种方式，并选择每一种映像方式下输出结果；替换算法一般使用LRU算法。 3．求出命中率；显示替换的全过程；
【Armv8/Armv9架构】-Cache专题
本章是《Armv8/Armv9架构深度学习 第二版》的五章，建议购买大课程。 【学员收益】1、深入学习和理解armv8/armv9架构体现的cache工作原理，cache的软硬件相关知识;2、掌握cache核心知识点，包含但不限于：cache架构知识、cache层级关系、cache组织形式、cache查询过程、cache缓存策略、cache snoop机制、MESI协议、硬件自动维护的缓存一致性、软件手动维护的缓存一致性、软件维护cache的API、big.Little架构、dynamIQ架构、SCU/DSU、CCI/CMN;3、掌握多硬件系统(Application Processor、SMMU、other Masters)、多软件系统(Linux Kernel、optee、TF-A、hafnium、xen、uboot)对cacche的使用，以及设计的考量;4、全面学习armv8/armv9架构知识, 熟悉SOC架构知识； 
存贮层次模拟器cache
1．Cache—主存：映像方式要实现全相联、直接映象、组相联方式三种方式，并选择每一种映像方式下输出结果；替换算法一般使用LRU算法。 3．要求主存容量、Cache大小、块大小以及组数等可以输入修改。 4．求出命中率；显示替换的全过程；
华中科大 计组实验3 logisim 存储系统实验
只含.circ 1、CACHE 映射机制与逻辑实现 2、硬件 CACHE 机制设计实验 在 storage.circ 完成直接映像，全相联映像，4 路组相联 映像（选做），2 路组相联映像（选做）的电路设计。
高性能计算

2,408

社区成员

1,024

社区内容

发帖
与我相关
我的任务
社区描述
高性能计算
社区管理员
  • 高性能计算社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章