请教FPGA中用单个选通信号对大位宽信号做复用选择时是否会影响复选器(MUX)的时序性能?
题目可能没有说清楚,这里详细说明一下:
我的设计中需要对一些位宽较大的信号做复用选通(比如:2组100个位宽为64位的信号阵列二选一),当使用D触发器输出的选择信号对它们作2选1选通时,个人猜测:考虑到D触发器的输出功率有限,单个选择信号驱动这么多复选器做状态翻转应该会导致复选器状态翻转速度下降,从而使得时序性能恶化;为减轻时序性能的恶化,需要生成多个D触发器来分别驱动这些复选器,并限制单个D触发器输出连接的复选器数量。
由于本人对FPGA特性不太熟悉,不知上面的猜测是否与实际相符,还请各位多多指教,不胜感激!