请教FPGA中用单个选通信号对大位宽信号做复用选择时是否会影响复选器(MUX)的时序性能？

JohnYork 2018-02-11 10:47:49

题目可能没有说清楚，这里详细说明一下：

我的设计中需要对一些位宽较大的信号做复用选通(比如：2组100个位宽为64位的信号阵列二选一)，当使用D触发器输出的选择信号对它们作2选1选通时，个人猜测：考虑到D触发器的输出功率有限，单个选择信号驱动这么多复选器做状态翻转应该会导致复选器状态翻转速度下降，从而使得时序性能恶化；为减轻时序性能的恶化，需要生成多个D触发器来分别驱动这些复选器，并限制单个D触发器输出连接的复选器数量。

由于本人对FPGA特性不太熟悉，不知上面的猜测是否与实际相符，还请各位多多指教，不胜感激！

...全文

734 2 打赏收藏转发到动态举报

写回复

2 条回复

切换为时间正序

请发表友善的回复…

发表回复

hsusea 2018-08-29

打赏
举报

回复

基本就这个意思，一般门电路的fan-out系数为8，驱动器的系数可达25。建议你多级触发器，每个7个输出

fly 100% 2018-02-12

打赏
举报

回复

fpga 并行操作应该不会影响速率

HCIP-R&S 课程大纲课程模块课程子模块详情内容学习目标路由课程(IERN)1、Advanced IP高级 IP 地址规划完成培训后您将能掌握：(1)理解 OSPF、BGP 协议原理，并掌握基于 VRP 平台下，使用 OSPF、BGP 组建大型网络的方法(2)理解 IGMP、PIM-SM/DM 协议原理，并掌握使用这些组播协议组建组播网络的方法(3)理解 VLAN、GVRP、QinQ、STP、RSTP 和 MSTP 的工作原理(4)掌握应用 STP、RSTP 和 MSTP 避免交换网络环路的方法(5)掌握应用 VLAN、MuX、Super Vlan 和 QinQ 等技术提供透明隔离的交换网络(6)了解网络安全的基本知识(7)了解 Eudemon 系列防火墙的技术原理和功能特征(8)理解 IP QoS 模型和差分服务（DiffServ）模型及数据分类的基本原则和标志、流量控制和整形、拥塞管理、拥塞避免、链路效率等原理(9)理解基于类的 QoS 描述的基本原则(10)提升在大型网络环境下的综合规划、配置运维和排障能力课程价值：完成系列课程培训后，您对中小型网络有全面深入的了解，掌握中小型网络的通用技术，并具备独立设计中小型网络以及使用华为路由交换（数通）设备实施设计的能力。

1.关于亚稳态的描述错误的是（A） A.多用几级寄存器打拍可以消除亚稳态。 B.亚稳态是极不稳定的，理论上来讲处在亚稳态的时间可以无限长。 C.亚稳态稳定到0或者1，是随机的，与输入没有必然的关系。 D.如果数据传输中不满足触发器的建文时间Tsu和保持时间Th，可能产生亚稳态。 A 多级寄存器无法完全消除亚稳态 2.一段程序如下，请问在45这个时刻上，A B的值各是多少（） fork begin A=1； #20 A=0； #30 A=1； #50 A=0; end begin B=1； #20 B=

华为内部的关于IC验证的经验总结 ----IC验证工程师的易筋经有人认为我验证做得很牛，也有人认为我的验证早就丢下了；有人认为我发现了各个项目的不少问题，也有人认为我在CMM库的几百个问题单大部分属纯净水。 ...

一个VHDL程序代码包含实体（entity）、结构体（architecture）、配置（configuration）、程序包（package）、库（library）等。一、数据类型 1.用户自定义数据类型使用关键字TYPE，例如： TYPE my_integer IS RANGE -32 TO 32; –用户自定义的整数类型的子

一个VHDL程序代码包含实体（entity）、结构体（architecture）、配置（configuration）、程序包（package）、库（library）等。一、数据类型 1.用户自定义数据类型使用关键字TYPE，例如： TYPE my_integer IS RANGE -32 TO 32; –用户自定义的整数类型的子集

其他硬件开发

2,425

社区成员

4,282

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章