社区
硬件设计
帖子详情
如何用chipscope观察memory型数据
zyc130402150
2018-02-26 07:16:59
最近再用verilog硬件语言写互信息的图像配准,以灰度值作为横向量,所以用大量的寄存器,现在在用chipscope观察内部信号,但memory型数据无法直接观察也不能单独引出(例如 reg [31:0] Ycnt [4095:0],然后令aa=Ycnt[300],这样写,一直处于synthesize,编译一直不成功,我不知道是我程序问题还是memory型数据有其他方法观察?
...全文
586
回复
打赏
收藏
如何用chipscope观察memory型数据
最近再用verilog硬件语言写互信息的图像配准,以灰度值作为横向量,所以用大量的寄存器,现在在用chipscope观察内部信号,但memory型数据无法直接观察也不能单独引出(例如 reg [31:0] Ycnt [4095:0],然后令aa=Ycnt[300],这样写,一直处于synthesize,编译一直不成功,我不知道是我程序问题还是memory型数据有其他方法观察?
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
利用
chip
scope
抓取内部信号
1.软件与硬件平台 软件平台:win10+ISE14.7 硬件平台:FPGA
型
号 XC6SLX45 2.任务要求 调用ISE内部IP核生成ROM,初始化ROM
数据
。利用
chip
scope
观察
ROM读时序和从中读取的
数据
。 3.各模块例化 3.1 创建ROM初始化文件 Xilinx FPGA的片内ROM支持初始化
数据
配置。我们创建一个名为rom_init.coe的文件,注意它的后缀一定是“.coe”...
ISE中逻辑分析仪
Chip
Scope
的使用
本文介绍ISE中逻辑分析仪
Chip
Scope
的使用。
chip
scope
使用tips
1、实现的时候有错误: LUT5 symbol"DelayCntMax_mux00001" (output signal=DelayCntMax_mux0000) has input signal"DelayCntMax_i" which will be trimmed. See Section 5 of the Map Report File for details aboutwh
FPGA基础入门【8】开发板外部存储器SPI flash访问
前两篇教程利用数码管project介绍了
chip
scope
和各种烧写开发板的方式,这篇开始继续探索开发板,这次关注外置存储器的控制,外置指的是芯片外部,不是开发板外部。 FPGA基础入门【8】开发板外部存储器访问开发板中的外置存储器调用 开发板中的外置存储器 开发板的具体介绍参考此链接:NEXYS 4 DDR Manual PDF 开发板上有两种外置存储器,一种是DDR2,另一种就是上一篇博文中用...
Spartan6 LX45 DDR3调试与分析
新的一年,新的开始。本文对最近的学习做个总结吧。最近在做spartan6的ddr3开发,FPGA采用的是spartan6的XC6LX45T,平台工具为ISE14.6,MIG的版本为3.92。采用的DDR3芯片为MT41J128M16XX-187E,并使用
chip
scope
完成仿真调试(主要是实例的仿真学习)。 根据黑金Spartan6开发板的教程可以很快生成DDR3的MIG实例。首先了解下IP生
硬件设计
6,125
社区成员
11,293
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章