黑金《FPGA那些事》全十三集(整理好) [问题点数:50分]

Bbs1
本版专家分:0
结帖率 0%
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
Bbs1
本版专家分:0
理好的FCKeditor,
整<em>理好</em>的FCKeditor,当作项目,直接导入myeclipse即可运行,赶紧体验一下吧
理好的ROS5.5脚本
整<em>理好</em>的ROS5.5脚本整<em>理好</em>的ROS5.5脚本整<em>理好</em>的ROS5.5脚本 正版的单线配置HTB
理好的开源网站
http://www.oschina.net/ 开源中国,一般人都知道rnhttp://www.lupaworld.com/ 开源社区rnhttp://www.cnopenlinux.com/rnhttp://yp.oss.org.cn/ 另一个开源中国 类似于国外SourceForge值得推荐rnhttp://www.open-open.com/ 侧重文档型rnhttp://www.php-open.com/ php的rnhttp://www.open-java.com/ java的rn托管和开源软件rn1.SourceForgernSF为大家所熟知,开源项目的大本营,SF托管至少28万个开源项目,一天的下载量超过200万。rn2.GitHubrnGitHub托管使用Git版本控制系统的公开和私有项目。 目前该网站托管超过170万存储项目,包括许多开源软件。rn3.Google Codernrn有哪个同学要补充的吗?补充的有奖励哦。
理好后的fckeditor
整<em>理好</em>以后的fckeditor,可以很方便的用
理好的DWR-2.0.5-src
这个不是我的原创,原文件出至这里:http://d.download.csdn.net/detail/jimyx123/1533286#comment 原资源包含了,源代码和API Doc,只是美中不足的是没有整理成可用的zip文档,我这特分离了一下,并重新打好包了,初步测试了一下能用。
FPGA[视频+文档+例程]170G相关资料放送(持续更新)
【资料放送】【FPGA】《视频+文档+例程》170G资料放送 包括: 视频+文档+例程:《<em>黑金</em>开发板资料》18G 视频:《至芯FPGA培训课程》8G 文档+例程:《FPGA文档资料》1G 视频+文档+例程:《Cyclone V-SoC》33G 视频+文档+例程:《XILINX ZYNQ》50G 视频:《点拨FPGA视频》5G 视频+文档+例程:《特权同学倾情奉献海量F...
黑金Xilinx FPGA学习笔记(一)verilogHDL扫盲文-(1)
verilog简介 HDL 顾名思义Hardware Description Languag verilog HDL 语言的语法和格式都比较随便,它没有 VDL HDL 语言那么严谨,因此受到了广泛的应用。 0.3RTL级和组合逻辑级 笔者的眼中 Verilog HDL 语言建立的硬件模块可以 分为有时钟源和无时钟源。有时钟源的意思是需要时钟信号作为操作最基本消耗单位, 硬件模块才能执行...
黑金FPGA学习教程导航
<em>黑金</em>FPGA学习教程导航
黑金FPGA教程(数学篇)
是<em>黑金</em>出的关于cordic算法的教程,浅显易懂,对入门FPGA数字信号处理很有帮助
国内最大最专业最活跃的前十大FPGA论坛社区网站精选
第一名  hi<em>fpga</em>.com 准确地说这是一个FPGA论坛,更是一个FPGA的问答社区,整个社区非常活跃,它鼓励人们更快更准确地提问和回答问题,避免FPGA技术论坛中常见的无意义的顶帖和COPY式回帖。整个论坛的主题都是FPGA相关的,是一个专注于FPGA的论坛。这个论坛中大都是一些具体的解决FPGA相关问题的办法,也会有一些FPGA相关的技术细节文章进行分享,当然还有XILINX、ALTE...
理好的DWR-2.0.5-doc
这个不是我的原创,原文件出至这里:http://d.download.csdn.net/detail/jimyx123/1533286#comment 原资源包含了,源代码和API Doc,只是美中不足的是没有整理成可用的zip文档,我这特分离了一下,并重新打好包了,初步测试了一下能用。
理好的林锐的 软件工程思想
对林锐的软件工程思想 一书进行了章节整理等处理 更方便同行和后来者学习和参考。
理好的日期控件
js日期控件,经过整理,有些支持所有浏览器,有些支持部分浏览器
ArcGISengine整理好的PPT.zip
ArcGISengine整<em>理好</em>的PPT
ssh整理好的框架
整<em>理好</em>的ssh2框架,下载就直接可以使用了。修改mysql 用户, 密码,和数据库,就好。 表格自动创建。
黑金的许多资料
8p1b <em>黑金</em>的许多资料,希望对大家有用吧,由于不能直接弄上来,我就直接给网盘连接了。里面有很多的资料还是挺不错的。 链接: http://pan.baidu.com/s/1c0MF2N2 密码: 8p1b FPGA技术讨论区 http://www.heijin.org/forum.php?mod=forumdisplay&fid=16
FPGA黑金开发板用户手册
本手册中描述了”<em>黑金</em>动力”系列开发板的设计原理和使用方法,作为开发板的配套 说明材料. 这套开发板主要是面向 FPGA 的初级,中级开发人员,或者对 FPGA 感兴趣的爱好者, 偏向个人用户.这套开发
黑金Sparten6开发板学习资料
<em>黑金</em>Sparten6开发板学习资料
黑金FPGA开发板手册
<em>黑金</em>基于XILINX ZYNQ7000开发平台的开发板2016款正式发布了,型号为:AX7020 。此款开发平台是XILINX的Zynq7000 SOC 芯片的解决方案。它采用ARM+FPGA SOC
FPGA黑金开发板第一帖
从今天起,此博客将专注于NIOS II的研究,以及对FPGA<em>黑金</em>开发板的技术支持。如果大家有任何的意见及建议,请留言。
理好的省市区json数据
Mark一下:去下载 自己开发时整<em>理好</em>的省市区json数据,分享出来,省市区的数据单独分开了,每一级都通外键关联到上一级          资源下载
理好的博客和环境
一,安装类1.spring asppectj-autoproxy配置项 ubuntu安装jdkubuntu安装tomcatubuntu安装mysqlubuntu修改mysql root密码和权限rabbitmq安装详解rabbitmq常用命令linux下安装nexuscentos安装与配置tomcat方法centos7防火墙开放80端口linux安装mavenlinux安装jenkinslinux...
理好的同态滤波
想了解同态滤波相关知识的就赶紧下载。
黑金FPGA AX301 pcb
<em>黑金</em>FPGA,AX301B原理图和pcb。。。。。
黑金教程FPGA开发板
<em>黑金</em>教程第一部分 ISE14.7 软件安装........................................................................................................... 8 第二部分 ModelsimSE 安装...................................................................................................... 15 第三部分 ISE 联合 Modelsim 设置 .......................................................................................... 23 第四部分 LED 流水灯例程 .......................................................................................................... 31 第五部分 按键检测例程............................................................................................................... 58 第六部分 锁相环 PLL 例程 .......................................................................................................... 61 第七部分 串口 Uart 通信例程 .................................................................................................... 71 第八部分 EEPROM 读写例程..................................................................................................... 87 第九部分 RTC 实时时钟例程 .................................................................................................... 106 第十部分 FPGA 片内 ROM 读写例程..................................................................................... 121 第十一部分 SDRAM 读写例程................................................................................................. 131 第十二部分 FLASH 读写例程............................
黑金FPGA开发板verilog例程代码
<em>黑金</em>FPGA开发板verilog例程代码,是关于FPGA的时钟和信号的讲解
FPGA资料
Altera FPGA开发板与xilinx FPGA开发板对比 注:以下对比仅来自各开发板及FPGA的说明文档,如有需更详细精确的数据请直接查看两家<em>fpga</em>厂家的原厂资料。 开发板 FPGA  DSP Flip-Flops LUTs FPGA内ram DDR PCIe QSFP
黑金6部Verilog原创教程
FPGA<em>那些</em>事儿--Modelsim仿真技巧REV6.0,FPGA<em>那些</em>事儿--TimeQuest静态时序分析REV7.0,Verilog_HDL_<em>那些</em>事儿_时序篇v2,VerilogHDL<em>那些</em>事儿_建
【连载】【FPGA黑金开发板】Verilog HDL那些事儿--串口发送|接收 封装(十九)
声明:本文为原创作品,版权归akuei2及<em>黑金</em>动力社区(http://www.heijin.org)共同所有,如需转载,请注明出处http://www.cnblogs.com/kingst/ 5.5 实验十八:串口发送|接收 封装 在5.3章的蜂鸣器封装实验中,介绍了FIFO在封装中用于缓冲输入信息,从而使得该接...
黑金fpga开发板使用
描述<em>黑金</em>EP2c5q FPGA开发板使用
fpga 黑金开发板原理图
<em>fpga</em> <em>黑金</em>开发板原理图<em>fpga</em> <em>黑金</em>开发板原理图
JAVA编程那些那些
java编程<em>那些</em>事 1.1. 程序设计是什么? 程序设计,俗称编程,是一个比较专业的概念。初学者,甚至一部分开发人员,都不能很简单的解释这个概念,所以使初学者觉得程序设计是一件很有科技含量,或者是很高深的学科,其实这些都是误解。那么程序设计到底是什么呢? 程序,其实就是把需要做的事情用程序语言描述出来。类似如作家,就是把自己头脑中的创意用文字描述出来。所以学习程序,主要就是三个问题:做什么、怎么做和如何描述,具体如下: 1. 做什么:做什么就是程序需要实现的功能。 2. 怎么做:怎么做就是如何实现程序的功能,在编程中,称为逻辑,其实就是实现的步骤。 3. 如何描述:就是把怎么做用程序语言的格式描述出来。
黑金 AX309 FPGA uart verilog程序
<em>黑金</em> AX309 FPGA uart verilog程序,串口收发程序。。。。
黑金Sparten6开发板Verilog教程V1.6
<em>黑金</em>Sparten6开发板Verilog教程V1.6、包含了教程文档和工程代码,仅可用于学习交流。
FPGA双千兆网传输卡
一、产品简介: 板卡采用中档高性能的Altera Arria II GX系列芯片,兼容设计,可根据开发需求选择不同逻辑资源的 FPGA,丰富的资源和高性能使逻辑开发更为便捷,最大可支持到4G的DDR2 SDRAM使之拥有大容量的缓存 ,2个SFP光口可支持各种协议,在SerialLite协议下通过3.125G测试,性能稳定。   二、硬件参数: l  FPGA:Arria II GX EP2...
FPGA ad9226数据采集串口发送讨论
用ad7606芯片做ad采集的时候,我用参考代码去采集,感觉太慢了,想提高速率,代码分七个模块,一个数据采集模块ad,一个ad测试模块ad7606,一个数据转换模块volt_cal,一个16进制转10进制模块bcd,一个时钟分频模块clkdiv,一个顶层模块ad7606test,一个串口发送模块uart,一个串口发送中引用的例化模块uarttx 最后尝试改变分频时钟并提高比特率(原来是9600)...
Zynq SoC ZYNQ 7000资料汇总
1,Zynq-7000白皮书, 2,ZedBoard板载资料 3,MicroZed板载资料 4,Zynq SoC ZC702 评估套件资料 5,Zynq SoC ZC706 评估套件资料 6,设计实例
黑金FPGA那些事儿--Modelsim仿真技巧REV2.0
适合新手入门学习,学会这些就差不多了。供大家参考。
理好的一些javascript特效
整<em>理好</em>的一些javascript特效========
进程与线程(没整理好
基础知识 并发(一人一段时间做多事)(充分利用资源,提高CPU的利用率) 在操作系统中,并发是指一个时间段中有几个程序都处于已启动运行到运行完毕之间,且这几个程序都是在同一个处理机上运行,但任一个时刻点上只有一个程序在处理机上运行。 并行(多人同时做多事) 当系统有一个以上CPU时,则程序的操作有可能非并发。当一个CPU执行一个程序时,另一个CPU可以执行另一个程序,两个程序互不抢占CP...
数字图像处理 整理好的资料4
数字图像处理 整<em>理好</em>的资料4数字图像处理 整<em>理好</em>的资料4
黑金zynq教程
<em>黑金</em>zynq入门教程,ALINX<em>黑金</em>Zynq7000开収平台 配套教程第二部
黑金高速ADDA模块使用指南
<em>黑金</em>动力社区推出的高速 AD/DA 模块使用指南,此模块需要与其他开 发板配合使用,暂时支持 FPGA <em>黑金</em>开发板(DB2C8)和 FPGA <em>黑金</em>开发板学生版(DB2C5),后续支持硬件将通过<em>黑金</em>动力
黑金108ADDA模块原理图文件(Altium原文件)
自己绘制的<em>黑金</em>108ADDA模块原理图文件(Altium原文件)
【FPGA黑金开发板】Verilog HDL那些事儿--串口模块(十一)
声明:本文为转载作品,版权归akuei2及<em>黑金</em>动力社区(http://www.heijin.org)共同所有,如需转载,请注明出处http://www.cnblogs.com/kingst/ 关于FPGA串口通信的问题,老实说看了好多资料,都没有找到满意的结果,直到在<em>黑金</em>动力论坛中看到这篇文章,一时竟有豁然开朗之感,老实说<em>黑金</em>写的文章这的很不错,本人在里面受益颇多,在此对<em>黑金</em>的工作人员表示致敬!
(一) verilog uart 串口接受数据分析 黑金 FPGA xc6slx9
`timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 16:20:26 06/18/2019 // Design Name: // Modul...
数字图像处理 整理好的资料1
数字图像处理 整<em>理好</em>的资料1数字图像处理 整<em>理好</em>的资料1
数字图像处理 整理好的资料2
数字图像处理 整<em>理好</em>的资料2数字图像处理 整<em>理好</em>的资料2
自己整理好的三个编辑器
最近作项目使用的编辑器出现了很多问题,所以从网上搜了些,编辑器很多,但是都不是太好用,最后经过多个测试筛选出来了这三个
flex特效整理好久了
flex特效整<em>理好</em>久了flex特效整<em>理好</em>久了
蓝桥杯基础部分整理好的文档
蓝桥杯基础部分代码,包含基本的多个模块的写法,LED+数码管+矩阵按键+独立按键+DS18B20+IIC+EEPROM+跳线帽用法+继电器+蜂鸣器+DS1302+ADC
FPGA控制AD9226进行采样并用signaltap成功验证
FPGA控制AD9226进行采样,采样频率可设置,并用signaltap成功验证其可行性!
AD9226 verilog程序
基于FPGA的AD9226信息采集模块程序,采用硬件描述语言verilog编写
我的FPGA之路——Verilog硬件描述语言
          Verilog是一种硬件描述语言,和C语言神似。不过它并不是一种纯粹的计算机编程语言。虽然经过二者编写的代码都会经过编译,但Verilog代码并不会生成机器指令。你可以使用Verilog代码生成所设计的硬件电路,也可以编写测试文件(testbench)来验证自己的设计。这好比使用语言来生成电路设计,这种方式比画图设计可是方便多了呢。         Verilog基础语法1.模...
高速AD9226原理图及测试程序
提供了AD9226的数据手册,及AD9226的测试原理图和测试程序!
FPGA AD9226模块代码
FPGA AD9226 模块代码 小梅哥 <em>黑金</em>
总结整理好的finecms标签
本人常用的finecms标签,用这个标签整合做好的前端页面,几个小时就可以做好一个网站后台,相信在学习中的伙伴们希望能够帮的到你,现整理给给大家使用。
Struts2——整理好的学习资料
Spring MVC Struts2 简介 控制层框架 来自Apache基金会的软件: http://struts.apache.org Struts2 与 Struts1 完全没有关系 Struts2 的前身是 WebWorks Spring MVC\Struts2\Struts1 都是 MVC 模式的Web框架 MVC是非常流...
理好的dos命令全集
这是计算机网络老师给我们整理的一份,不管是想了解还是想学习这方面的都很有用
理好的网络工程师历年真题
整<em>理好</em>的网络工程师历年真题!!希望对你有所帮助!!
html5整理好的小资料
写出了html5的新特性、优缺点。说明了新旧标签的使用以及废除了一些旧的标签。
黑金原创教程】【FPGA那些事儿-驱动篇I 】原创教程连载导读【连载完成,共二十九章】...
前言: 无数昼夜的来回轮替以后,这本《驱动篇I》终于编辑完毕了,笔者真的感动到连鼻涕也流下来。所谓驱动就是认识硬件,还有前期建模。虽然《驱动篇I》的硬件都是我们熟悉的老友记,例如UART,VGA等,但是《驱动篇I》贵就贵在建模技巧的升华,亦即低级建模II。 话说低级建模II,读过《建模篇》的朋友多少也会面熟几分,因为它是低级建模的进化形态。许久以前,笔者就有点燃低级建模II的念头,但是懒惰的性...
黑金视频连载】FPGA NIOSII视频教程(12)--时间戳定时器实验
  高清下载地址: http://heijin.org/thread-11574-1-1.html   优酷在线观看: http://v.youku.com/v_show/id_XMjkwODA3NTQ4.html  
黑金AD_DA板
入门指南,原理图,和实验程序。
ALINX黑金Zynq7000开发平台配套教程(共2部)
ALINX<em>黑金</em>Zynq7000开发平台配套教程,文档介绍详细,适合zynq7000新手开发帮助使用。
ALINX黑金Zynq7000(AX7021)开发平台配套教程V1.01.pdf
<em>黑金</em>Zynq7000(AX7021)开发平台配套教程,第一部分是基础篇,基础篇让大家对<em>黑金</em>开収板AX7021及ZYNQ芯片呾开収有一个总体认识,为后面几部分癿学习打好基础。第二部分是逡辑篇,在逡辑篇里
理好的华为Java语言规范
经过整理过的Java语言规范 华为内部正在使用的严谨的Java编程规范 规范的编程使你更加职业化!
ad7705应经整理好
简单的ad7705除接触的应用例子。应经整<em>理好</em>的。
数字图像处理 整理好的资料3
数字图像处理 整<em>理好</em>的资料3数字图像处理 整<em>理好</em>的资料3
理好自己心情,重新开始
昨天大半天弄出来的东西,在快要下班的时候被我那个可爱的同事给当成他的文件删掉了,哎呀呀,昨天夜里做梦还梦到这件事...... 今天要重新写一遍了,O M G! 从从今天还去了中关村... ...
黑金FPGA demo verilog代码
<em>黑金</em>FPGA demo verilog代码,是综合代码,值得学习
ALINX黑金Zynq7020/AX7010开发平台配套教程V2.20 (1)
ALINX<em>黑金</em>Zynq7010开发平台配套教程V2.20 (1)和ALINX<em>黑金</em>Zynq7020开发平台配套教程V2.20
FPGA黑金开发板教程和源代码
FPGA<em>黑金</em>开发板教程和源代码,适合初学者,讲述很详细~~~
黑金 FPGA建模篇教程
VerilogHDL<em>那些</em>事儿_建模篇(for DB4CE15).pdf 适用于初学者
黑金动力的FPGA开发板的用户手册
个人收集的的,感觉比较好!与大家分享!适合初学FPGA的人。。
verilog综合设计下载
所谓逻辑综合就是将较高抽象层次的描述自动转换到较低层次描述的一种方法。由于Verilog HDL(Verilog HardwareDescrip t ion L anguage) 本身的特点, 许多面向仿真的语句虽符合语法规则却是不能综合的, 这在设计中必须加以避免. 同时讨论了如何写出Verilog HDL 可综合风格的RTL (Register Transfer Level) 级语言描述的程序。 相关下载链接:[url=//download.csdn.net/download/zhoupei6822510/2150775?utm_source=bbsseo]//download.csdn.net/download/zhoupei6822510/2150775?utm_source=bbsseo[/url]
android service 例子下载
android service 关于android中service的简单例子 适合初学者 相关下载链接:[url=//download.csdn.net/download/xj_985464/4496675?utm_source=bbsseo]//download.csdn.net/download/xj_985464/4496675?utm_source=bbsseo[/url]
CT107E配套软件下载
CT117E 嵌入式竞赛板 使用说明书 目 录 一.硬件部分···································································································································1 1. 竞赛板布局······················································································································1 2. 功能模块·· 相关下载链接:[url=//download.csdn.net/download/qwee111111/4771439?utm_source=bbsseo]//download.csdn.net/download/qwee111111/4771439?utm_source=bbsseo[/url]
我们是很有底线的