社区
下载资源悬赏专区
帖子详情
浮点运算器 Verilog下载
AI100_小助手
2018-04-22 11:34:04
该工程代码实现了64位双精度浮点运算功能,所以的代码采用verilog 编写,附带测试脚本,以及进制转换工具。
相关下载链接:
//download.csdn.net/download/wo605891789/10365994?utm_source=bbsseo
...全文
155
回复
打赏
收藏
浮点运算器 Verilog下载
该工程代码实现了64位双精度浮点运算功能,所以的代码采用verilog 编写,附带测试脚本,以及进制转换工具。 相关下载链接://download.csdn.net/download/wo605891789/10365994?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
浮点
运算器
Verilog
该工程代码实现了64位双精度
浮点
运算功能,所以的代码采用
verilog
编写,附带测试脚本,以及进制转换工具。
利用FPGA实现
浮点
运算的
verilog
代码.rar
利用FPGA实现
浮点
运算的
verilog
代码,非常有用的! 呵呵! 有用
数字芯片验证第2部分(扩展补充A)-数字电路和C语言和
Verilog
基
本部分课程中的C语言内容属于朱老师嵌入式Linux核心课程的第四部分【C语言高级专题精讲篇】;
Verilog
语言基础篇按需扩展,后面如果有补充录制会加到本课程目录中,如果有需要学习
Verilog
请直接学习本课程的【第3部分:
Verilog
HDL入门】
浮点
数乘法器,
verilog
浮点
数乘法器,
verilog
,可直接综合
32位IEEE-754
浮点
加法器设计
完整的32位
浮点
加法器设计DESIGN OF SINGLE PRECISION FLOAT ADDER (32-BIT NUMBERS) ACCORDING TO IEEE 754 STANDARD USING VHDL
下载资源悬赏专区
12,694
社区成员
12,200,525
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章