FPGA实现一个地址读一个字

qq_41146420 2018-04-30 06:42:00
使用xilinx ISE 14.7，如何用IP核（RAM类）实现一个RAM，数据宽度8bit，但可以用一个地址存取1个字（32bit）？
比如实现类似mips的存储模型，1个地址单元8bit，但可以实现LW, SW的操作？

谢谢回答！
...全文
1537 4 打赏 收藏 转发到动态 举报
写回复
用AI写文章
4 条回复
切换为时间正序
请发表友善的回复…
发表回复
meimmp123 2018-08-18
  • 打赏
  • 举报
 回复
32位宽RAM
或者4个8位RAM， 地址并接
zgl7903 2018-07-17
  • 打赏
  • 举报
 回复
32位宽RAM
或者4个8位RAM， 地址并接
liu_y_yun 2018-07-14
  • 打赏
  • 举报
 回复
IP核还可以实现这种操作？直接配置成32-bit的数据宽度不是更简单？
[FPGA]基于FPGA的数字跑表
用FPGA设计并实现一个数字跑表，范围为0~59分59.99秒。可以实现数字跑表进行启动、停止计时和显示读数三个操作，可以在数码管上显示读数。 二、设计任务 2.1基本部分 （1）了解FPGA开发板，了解数字跑表的功能。 （2...
利用FPGA实现外设通信接口之：利用FPGA实现USB 2.0通信接口
10.3利用FPGA实现USB2.0通信接口 10.3.1USB2.0接口的实现方式 利用FPGA来实现USB2.0接口的方式一般有两种，一是借助外围的USB接口芯片，二是FPGA内部实现USB协议控制器，外部通过USB的PHY芯片来实现接口。 对于...
FPGA实现IIC通信（读写EEPROM）
FPGA实现iic通信（读写EEPROM） 实验平台：正点原子ALIENTEK开拓者FPGA开发板 1. IIC协议简介 1.1 什么是IIC协议 IIC即为Inter-Inegrated Circuit（集成电路总线），在上世纪八十年代左右由Philips公司（即现做的NXP...
FIR数字滤波器的FPGA实现
直接型FIR滤波器原理介绍，采用串行结构、并行结构、分布式结构，以及直接使用器件提供的ip核分别进行代码实现以及仿真测试。
FPGA总线实现形式
用选择器的思想来实现总线：总线从宏观上看是“多写多读”的，但是从微观上来看是“一写多读”，因为系统中的各个部件只能分时使用总线，而无法同时使用。也就是在某一固定时刻，总线是“一写多读”的，只不过通过一...
硬件设计

6,125

社区成员

11,292

社区内容

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章