关于总线传输周期和存储周期的问题！

[Terz_C]

希望这个板块的大神不吝赐教！试着去过其他板块发帖 大半个月了也无人问津

RT 最近对这两个概念很困惑，如果总线传输周期是CPU完成一次访存读取的时间，而存储周期是连续完成两次存取操作的时间间隔，一个存储周期能读写一个存储字，而总线宽度也是一个存储字长，那么为什么在“低位交叉多体存储器”里，一个存储周期可以是n倍的总线周期？这样的话一个总线周期不是取不到一个字长了么？还是因为一个总线周期本来就不是利用完整个总线带宽的？

[赵4老师]

《数字逻辑电路》 《计算机组成原理》

[Dobzhansky]

请百度相关关键词

[qq_36260408]

我觉得也是因为一个总线周期本来就不是利用完整个总线带宽的

[Terz_C]

1、2楼大神！就是小弟百度不到才来此求教的！能指点一二吗？

[日立奔腾浪潮微软松下联想]

地址交叉存储器的设计就是通过多存储体并行来提高（顺序）访问速度，由于多存储体共享总线，所以总线时钟必须是存储器时钟的N倍才行，否则就发挥不出地址交叉存储器的优势了。举个例子，DDR4-3200，内存物理时钟400MHz，而内存总线要工作在1600MHz物理时钟。

[fight_think]

我的理解是存取周期可以是总线传输周期的n倍，一个存取周期是对存储器的两个存取操作的时间间隔，在这个时间间隔里面可以包含多个总线传输周期，总线传输周期指传送一次数据总线上的数据所花时间，而一次存取操作不一定读取一个数据总线宽度的数据，所以一个存取周期可以包含多个总线传输周期，这也就是低位交叉编址的一个存取周期可以包含n个传输周期，一起存取周期可以取多个体的连续多个字，采用流水可以缩短原来一个存取周期存取一个字的时间。

[「已注销」]

引用 6 楼 fight_think 的回复:

我的理解是存取周期可以是总线传输周期的n倍，一个存取周期是对存储器的两个存取操作的时间间隔，在这个时间间隔里面可以包含多个总线传输周期，总线传输周期指传送一次数据总线上的数据所花时间，而一次存取操作不一定读取一个数据总线宽度的数据，所以一个存取周期可以包含多个总线传输周期，这也就是低位交叉编址的一个存取周期可以包含n个传输周期，一起存取周期可以取多个体的连续多个字，采用流水可以缩短原来一个存取周期存取一个字的时间。

确实，一个存取周期内可以取多个字，见唐朔飞计算机组成原理 p105页

[weixin_43934658]

存储周期是连续完成两次存取操作的时间间隔，即第一次的开始到第二次的开始，那么从第一次结束到第二次开始还有一断空时间（抽象一点想），就比那个传送周期时间要长一点嘛

[summermoonlight]

一个存取周期中，有多个总线周期。
也就是说，存储器存取一次所获得的数据，是总线分几次送过来的。