社区
硬件设计
帖子详情
QuartusII 中fir滤波器IP核的RTL级仿真出错
I_and_AI
2018-05-08 01:56:24
希望哪位大神帮忙解决一下,这个问题卡我好几天了,换了新导师,这方面知识比较欠缺
...全文
1446
5
打赏
收藏
QuartusII 中fir滤波器IP核的RTL级仿真出错
希望哪位大神帮忙解决一下,这个问题卡我好几天了,换了新导师,这方面知识比较欠缺
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
5 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
arm杀手
2018-12-27
打赏
举报
回复
ip核应该是比较稳定的吧,肯定是你例化或设置错了
FPGA探索者
2018-11-11
打赏
举报
回复
版本、电脑、破解原因,我的也是这样,可以在IP核配置时不勾选仿真,能够生成IP核,据说实际下载到芯片里也能用,没试,但是我身边有人的版本破解后就是直接可以的。自己写或者用xilinx的
hitlbh
2018-08-14
打赏
举报
回复
引用 楼主 I_and_AI 的回复:
希望哪位大神帮忙解决一下,这个问题卡我好几天了,换了新导师,这方面知识比较欠缺
可以不要用IP核,自己编写代码实现,不过由于FIR滤波器生成的是浮点数,可以先把浮点数放大(比如放大1000倍,这个根据实际精度要求),然后自己编写一段代码,我们实现了一个二维的FIR滤波器。
fly 100%
2018-05-09
打赏
举报
回复
换个quartus版本的试试呢
单片机与DSP
中
的基于MATLAB与
QUARTUS
II
的
FIR
滤波器
设计与验证
此外,为了确保硬件实现的一致性,还需要在ModelSim
中
进行
RTL
级
仿真
。这一步骤能检查VHDL代码的正确性,确保模型在硬件层面的功能一致性。通过比较ModelSim的
仿真
结果与Simulink的结果,可以确认
FIR
滤波器
设计的准确...
基于dsp builder的
fir
滤波器
设计与
仿真
.ppt
DSP Builder 是一种系统
级
(或算法
级
)设计工具,它位于多个软件之上,将系统
级
(算法模拟建模)和
RTL
级
(硬件)两种设计工具连接在一起,并在Matlab/Simulink图形设计平台上集成,
Quartus
II
作为底层设计工具设置...
基于 DSP Builder的
FIR
滤波器
设计与实现
在这一集成开发环境
中
,Matlab/Simulink作为顶层设计工具,不仅可以实现DSP系统的建模和系统
级
仿真
,还能将设计模型自动转换成VHDL硬件描述语言代码,并进行
RTL
级
的功能
仿真
测试,以及后续的编译适配、布局布线和...
基于DSP Builder 的16 阶
FIR
滤波器
实现
最后,在
Quartus
II
软件
中
进行综合、布局布线等操作,并将最终的设计下载到FPGA上进行实际测试。通过这种方式,可以确保
滤波器
能够在实际硬件平台上正常工作。 #### 五、结论 本文介绍了一种利用DSP Builder工具链...
基于FPGA的
FIR
滤波器
设计
Quartus
II
,用于综合、布线和
RTL
级
仿真
;以及多种第三方
仿真
工具和硬件验证平台。 2. **模块化设计与
IP核
重用**:SOPCBuilder与Nios
II
软核处理器协助设计者完成模块化系统设计、软件生成和调试。Altera及其合作...
硬件设计
6,165
社区成员
11,288
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章