ADS仿真求助

qq_39934113 2018-05-18 12:22:14

用layout出版图的时候，昨天还可以出来仿真结果，今天一样的步骤可是提示错误
failed to create or lock the working directory

运行提示框里面完整版提示
Error: process invocation failed: eesofpvm_multitool simdir_manager --envSimDirTid=262149 --create -- D:\Users\Administrator\Step_Filter_wrk\simulation\Step_Filter_lib\Step_im_filter1\layout\emSetup_MoM M180518000628
Error: failed to create or lock the working directory "D:\Users\Administrator\Step_Filter_wrk\simulation\Step_Filter_lib\Step_im_filter1\layout\emSetup_MoM" (see details above).
求助求助各位大神是哪里出了问题呢？

...全文

2207 1 打赏收藏转发到动态举报

写回复

1 条回复

切换为时间正序

请发表友善的回复…

发表回复

tangquanyan 2018-08-07

打赏
举报

回复

估计是那个目录被你删了，移动了或者改名字了

我装的是2013版的ADS，只是仿真模拟器件的话没有出错，但是和HDL联合仿真时就出现mount: /bin: Permission denied错误还有make: /bin/sh.exe: Command not found，下载了sh.exe还是不行。但是这个文件在一个人电脑上跑通了，证明文件设置没有错误。求助求助~已经卡了好久了~ ...

求助使用ADS中memory designer 仿真，打开DDR接收端芯片的ibis均衡CTLE和DFE 就会报错“undefined varivble’AMIvarValue’(used by device parameter 'DDR_Memry1_U8_IBID_0._203[11]'defined in the top circuit) ”，但是关掉驱动与接收的均衡，工程可以正常运行，这个问题怎么解决？

1.[求助] 请问怎么把DC综合之后的网表转换成spectre的网表，再跟其他模拟电路一起仿真呢方法有好几种。数字电路很小，在 Cadence CIW，File - Import - Verilog。这样其实把Verilog netlist转成了原理图，在ADE里当成模拟电路仿真。数字电路很大，不可能当成模拟电路仿真，就只能AMS，用现有的AMS设置，加上 -v 把库里标准元的Verilog model文件也装进来，和Verilog网表一起compile, elaborate 自建一个库，专门用来

射频（RF）和微波世界在很大程度上不受摩尔定律的严格约束，而数字世界中的积极扩展几十年来一直是常态。但现在，由于CMOS晶体管具有数十到数百GHz的皮秒开关速度和转换频率，因此有机会在单个集成电路上将射频和微波组件集成到一个完整的系统中。用于无线局域网和家庭基站的单芯片收发器已经成为商业现实。与复杂的数字系统一样，对一次通过设计成功的需求要求为整个系统的子系统组件提供准确的预测模型，从而能够在将设计提交到硬件之前对系统设计进行仿真并纠正任何错误或故障。这将节省时间和不必要地制造和测试整个系统的成本。

视频：ADS学习小组第二讲视频：smith圆图课件：ADS第二次交流课件：Smith圆图 1.Smith圆图阻抗匹配计算软件原图阻抗匹配计算软件(Smith圆图计算器)是一款计算史密斯圆图的软件，该软件界面简洁，操作方便，体积小巧，功能全面，而且这个做阻抗匹配很好的，但现在还不会用，希望对人家有帮助，也可以用的！而且史密斯圆...

硬件相关讨论专区

5,315

社区成员

1,065

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

数字IC精品文章收录（CSDN近500篇）
【数字IC精品文章收录】近500篇文章|学习路线|基础知识|接口|总线|脚本语言|芯片求职|安全|EDA|工具|低功耗设计|Verilog|低功耗|STA|设计|验证|FPGA|架构|AMBA|书籍|

试试用AI创作助手写篇文章吧

+ 用AI写文章