社区
下载资源悬赏专区
帖子详情
基于verilog的数字时钟设计下载
AI100_小助手
2018-06-13 09:06:08
基于verilog的数字时钟设计
相关下载链接:
//download.csdn.net/download/qq_29475237/10474821?utm_source=bbsseo
...全文
50
回复
打赏
收藏
基于verilog的数字时钟设计下载
基于verilog的数字时钟设计 相关下载链接://download.csdn.net/download/qq_29475237/10474821?utm_source=bbsseo
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
基于
Verilog
的
数字
时钟
本文以Altera公司9.0版本的Quartus Ⅱ软件编译硬件描述语言
Verilog
代码,采用自顶而下的
设计
方法对代码进行综合、适配、功能仿真,最后
下载
入Cyclone EP2C5T144的FPGA核心板,实现了
数字
时钟
的
设计
要求。
基于
verilog
的
数字
时钟
设计
基于
verilog
的
数字
时钟
设计
数字
芯片验证第2部分(扩展补充A)-
数字
电路和C语言和
Verilog
基
本部分课程中的C语言内容属于朱老师嵌入式Linux核心课程的第四...
Verilog
语言基础篇按需扩展,后面如果有补充录制会加到本课程目录中,如果有需要学习
Verilog
请直接学习本课程的【第3部分:
Verilog
HDL入门】
基于
verilog
语言的
数字
电子钟
设计
基于
verilog
语言的
数字
电子钟
设计
,数码管实时显示时、分、秒的
数字
时钟
(24小时显示模式);可以调节小时,分钟;能够进行24小时和12小时的显示切换;可以设置任意时刻闹钟,并且有开关闹钟功能;有整点报时功能,...
基于
Verilog
的
数字
时钟
设计
,在vivado中开发,纯
verilog
编程,可以移植到其他FPGA平台中
基于
Verilog
的
数字
时钟
设计
,在vivado中开发,纯
verilog
编程,可以移植到其他FPGA平台中
下载资源悬赏专区
12,880
社区成员
12,430,067
社区内容
发帖
与我相关
我的任务
下载资源悬赏专区
CSDN 下载资源悬赏专区
复制链接
扫一扫
分享
社区描述
CSDN 下载资源悬赏专区
其他
技术论坛(原bbs)
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章