基于verilog的数字时钟设计下载

PIPI_333 2018-06-13 09:06:08
基于verilog的数字时钟设计
相关下载链接：//download.csdn.net/download/qq_29475237/10474821?utm_source=bbsseo
...全文
55 回复 打赏 收藏 转发到动态 举报
AI 作业
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
基于Verilog的数字时钟
本文以Altera公司9.0版本的Quartus Ⅱ软件编译硬件描述语言Verilog代码，采用自顶而下的设计方法对代码进行综合、适配、功能仿真，最后下载入Cyclone EP2C5T144的FPGA核心板，实现了数字时钟的设计要求。
基于verilog的数字时钟设计
基于verilog的数字时钟设计
基于verilog语言的数字时钟设计
有计时，跑表，闹钟，调整时间四大功能，功能完善，消逗也不错，
基于Verilog的数字时钟设计,在vivado中开发,纯verilog编程,可以移植到其他FPGA平台中
基于Verilog的数字时钟设计,在vivado中开发,纯verilog编程,可以移植到其他FPGA平台中
基于Verilog HDL的多功能数字时钟系统
基于Verilog HDL的多功能数字时钟系统，在Quartus II集成环境中开发，主要包含数字时钟(年月日时分秒)，万年历，闹钟，整点报时等功能。
下载资源悬赏专区

13,656

社区成员

12,674,871

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章