9010
社区成员
IC设计verilog下载
这个是数字IC必会的一门基本功。
相关下载链接：//download.csdn.net/download/shuangluogu4113/10481856?utm_source=bbsseo
相关下载链接：//download.csdn.net/download/shuangluogu4113/10481856?utm_source=bbsseo
...全文
当前发帖距今超过3年，不再开放新的回复
发表回复
数字IC设计入门（6）初识verilog Verilog HDL与VHDL是当前最流行的两种硬件设计语言，两者各有优劣，也各有相当多的拥护者，都通过了IEEE 标准。VHDL在北美及欧洲应用很普遍，Verilog HDL 语言在中国、日本、韩国、美国等区域应用很普遍。本文简要地...
【IC设计入门教程】原理图输入、Layout设计、spectre仿真、verilog仿真、混合信号仿真.rar 2、spectre仿真 ——基于Cadence的IC设计-simulate_with_spectre.pdf * 可使用软件自带的MOS模型 * ic610/tools/dfII/sample/artist/models/spectre/simpleMos.scs 3、verilog仿真 ——Candence_NC-Verilog_...
模拟IC设计——VerilogA/AMS笔记 1 代码编写 1. 赋值符号 =：用作数值赋值，等号左边通常是integer或者real类型 ...不像数字verilog中只需考虑代码逻辑性和高低电平的问题，在模拟环境中，输入输出需要考虑电流，电压，阻抗，模拟电路...
精通Verilog HDL：IC设计核心技术实例详解 个人在学习Verilog入门的时候 用的是夏奶奶的书 可遗憾的是直到读完了还是对可综合代码与不可综合代码理解不深 而当读完这本书觉得完全避免了这个困扰 所以强烈推荐刚学习Verilog和想学习Verilog的同学采用这本书...
IC设计FPGA设计at24c16_sdram_sram VERILOG仿真模型源码.zip IC设计FPGA设计at24c16_sdram_sram VERILOG仿真模型源码文件，均是项目设计用到的测试激励模型，包括EEPROM-at24c16仿真模型，sdram,SRAM仿真模型，可以做为你的设计参考。
IEEE_Verilog_2001_EN_IC设计_IEEE1364-2001_fpga_IEEE1364_verilog_源码 Verilog 2001 标准，IEEE1364-2001 version数字ＩＣ／ＦＰＧＡ 设计语言事实标准
IC设计——Verilog HDL学习笔记 4 Verilog综合及仿真 EDA工具的数字系统设计流程 无论是针对FPGA还是ASIC编写verilog代码，使用EDA工具的流程一般分为一下几步： 设计输入 仿真测试 综合实现 编程下载 系统测试 verilog仿真器 仿真器不同，结果...
数字IC设计verilog编写——6脉冲同步器 数字IC设计verilog编写——6脉冲同步器 脉冲同步器 首先在源时钟域进行信号翻转，在跨时钟域到des_clk，并进行边沿检测，即为dec_clk时钟域的脉冲，实现脉冲同步； 在实际的电路设计中，异步电路的设计在实际应用...
Verilog HDL程序设计实例详解及全部实例代码.zip 本书通过100多个模块实例，详细...本书内容来自作者实际工作经验的总结及平常收集整理的相关资料，步骤详细，实例丰富，讲述循序渐进，是广大ic设计工程师、电子工程人员和高校师生不可多得的一本veriloghdl参考用书。
数字IC设计verilog编写——5无毛刺时钟MUX设计 在时钟切换时，需要涉及到时钟切换的MUX设计 glitch free技术（一种防止毛刺产生的多路选择器设计）问题 无缝切换需要解决两个问题: 一是异步切换信号的跨时钟域同步问题，需要同步电路原理消除亚稳态； 二是同步好...
数字IC设计verilog编写——4流水线握手协议 流水线在电路设计过程中，是必不可少的一种实现方式，其可以提高电路的性能，当我们需要设计高速电路的时候，就需要用到流水线； 流水线的设计，就是指对延时较大的组合逻辑插入寄存器，把较大的组合逻辑拆分成几个...
