30进制计数器下载

PIPI_333 2018-06-21 08:48:15
基于Multisim的30进制计数器，用了74ls90来实现，电路相对比较简单，适合新手学习
相关下载链接：//download.csdn.net/download/xhy1997/10489199?utm_source=bbsseo
...全文
85 回复 打赏 收藏 转发到动态 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
十进制计数器的设计
本文详细介绍了如何使用VHDL语言设计一个带有异步复位和同步时钟使能的十进制计数器，包括原理、步骤和程序代码。通过CD54HC160计数器的特性，作者阐述了计数器的工作原理，并提供了VHDL程序，进行了编译、仿真和硬件验证。在过程中，作者注意到了一些细节问题，并提醒读者理解和检查程序。
【Verilog HDL】24进制计数器
该博客围绕24进制计数器的FPGA开发展开。设计要求将4HZ信号分频得1HZ时钟信号作计数脉冲，具备加/减、开始/暂停、清零功能，计数值用两位数码管显示，到最值时点亮LED。还给出了顶层、分频器等模块源代码及仿真图，提及另一种实现思路。
verilog描述一个一百进制计数器（两位数码管显示）
本文详细介绍了一种基于FPGA的百进制计数器设计，利用Verilog语言实现两个十进制计数器的级联，并通过按键防抖模块确保输入稳定性。主程序将计数结果显示在数码管上，通过Quartus软件下载到FPGA板进行验证。
hdl四位二进制计数器_quartus4位二进制加减法计数器.doc
这是一个关于4位二进制加减法计数器的实验报告，详细介绍了计数器的工作原理、设计方法和Verilog HDL编程。实验中，计数器可以通过控制信号切换加法或减法，并具备装载、清零和级联功能。通过Quartus II进行设计和仿真，验证了计数器的正确性。
任意进制计数器12进制计数数码管显示verilog代码
本文介绍了一款使用Verilog语言设计的12进制计数器，通过VIVADO软件在ego1开发板上实现，支持按键控制和数码管显示。代码包括按键消抖、计数控制和显示模块，可灵活修改为任意进制计数器。
下载资源悬赏专区

13,654

社区成员

12,571,810

社区内容

发帖
与我相关
我的任务
社区描述
CSDN 下载资源悬赏专区
其他 技术论坛（原bbs）
社区管理员
  • 下载资源悬赏专区社区
加入社区
  • 近7日
  • 近30日
  • 至今

加载中

查看更多榜单
社区公告
暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章