社区
硬件设计
帖子详情
verilog如何将计算的一系列数据延时3个周期输出
qq_41142681
2018-06-21 04:42:24
verilog如何将计算的一系列数据延时3个周期输出
...全文
2065
4
打赏
收藏
verilog如何将计算的一系列数据延时3个周期输出
verilog如何将计算的一系列数据延时3个周期输出
复制链接
扫一扫
分享
转发到动态
举报
AI
作业
写回复
配置赞助广告
用AI写文章
4 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
我是Trustintruth
2018-07-08
打赏
举报
回复
写一个移位寄存器实际化三次相连接,然后就好了。在硬件语言描述的时候可以用一个always块内部通过设置寄存器每一级传递存储
qq_28511569
2018-06-24
打赏
举报
回复
串行数据可以用移位寄存器实现,并行数据可以用三个clk使能锁存器实现
laidaihua
2018-06-23
打赏
举报
回复
用时钟打3拍就可以了啊。。
verilog
流水灯控制0.5S,1S,1.5S,2S
verilog
流水灯控制,8个根,第一轮:0。5S,第二轮:1S.第三轮:1.5S,第四轮:2S
定时器
Verilog
程序代码.zip
程序功能:设计一个60s以内的定时功能,可以设60s内任何时间作为倒计时的起点。倒计时用2位数码管显示,计时结束时用1只彩灯作为提示。
timer
verilog
采用硬件描述语言
verilog
HDL写timer,采用golden模型(简单的),用modelsim软件仿真,含整个project。
Verilog
的135个经典设计实例
Verilog
编程的经典实例,从最基本的计数器开始,一步一步教你熟悉
Verilog
编程。
Verilog
超详细教程
一套很好的
verilog
hdl教程,里面讲解如何用
verilog
hdl,还有很多实列讲解………………
硬件设计
6,163
社区成员
11,290
社区内容
发帖
与我相关
我的任务
硬件设计
硬件/嵌入开发 硬件设计
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 硬件设计
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章