verilog如何将计算的一系列数据延时3个周期输出

qq_41142681 2018-06-21 04:42:24
verilog如何将计算的一系列数据延时3个周期输出
...全文
2065 4 打赏 收藏 转发到动态 举报
AI 作业
写回复
用AI写文章
4 条回复
切换为时间正序
请发表友善的回复…
发表回复
我是Trustintruth 2018-07-08
  • 打赏
  • 举报
回复
写一个移位寄存器实际化三次相连接,然后就好了。在硬件语言描述的时候可以用一个always块内部通过设置寄存器每一级传递存储
qq_28511569 2018-06-24
  • 打赏
  • 举报
回复
串行数据可以用移位寄存器实现,并行数据可以用三个clk使能锁存器实现
laidaihua 2018-06-23
  • 打赏
  • 举报
回复
用时钟打3拍就可以了啊。。

6,163

社区成员

发帖
与我相关
我的任务
社区描述
硬件/嵌入开发 硬件设计
社区管理员
  • 硬件设计社区
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧