关于altera系列芯片FIR IP核在使用过程中的问题

gms_jmcl 2018-07-05 09:11:58

最近在做一个FIR低通滤波器，利用Matlab 产生滤波系数，导入到Quartus中，再利用其中的FIR IP核进行滤波器设计，在采用分布式全并行结构时，Modelsim 仿真有输出；如果改为分布式全串行或分布式串并行结构，Modelsim仿真输出一直为0，不知有没有大神知道可能是什么原因呢？另外，还想请问一下，FIR IP核当中这几种分布式结构和我们说的分布式算法是一个意思吗？IP核也是采用了查表的方法吗？

...全文

343 回复打赏收藏转发到动态举报

写回复

回复

切换为时间正序

请发表友善的回复…

发表回复

目前FIR滤波器的一般设计方法比较繁琐，开发周期长，如果采用设计好的FIR滤波器的IP核，则开发效率大为提高。本方案基于Altera公司的CycloneⅡ系列芯片EP2C8Q208C8N，首先利用MATLAB中的滤波器函数fir2得出需产生的FIR滤波器的系数，再导入FIR IP Core，成功完成了FIR数字滤波器的设计。另外分析了阶数与不均匀采样数据对FPGA资源的影响和时生成FIR滤波器的输出性能的影响，并将实际输出的幅频特性图与我们需要的幅频特性图相比较，验证生成的FIR数字滤波器的性能。

对有功电能计量的数学模型进行了分析，给出了相应的IP核实现模型，并详细讨论了CIC抽取滤波器、IIR高通滤波器、FIR低通滤波器、数字频率变换等模块的原理与设计。利用Simulink模型进行了仿真，用VHDL作为设计语言，在QuartusII软件下完成综合和仿真，并在Altera公司的FPGA芯片CycloneII EP2C35F484C8目标板上实现设计。

基于Altera IP核的FPGA的数字滤波器设计

为了解决这个问题，将一些在数字电路中常用的但是比较复杂的功能块，比如说前面提到的 FIFO、RAM、SDRAM 控制器设计成可修改的参数模块，就是前面提到的 IP 核，然后在开发过程中使用 IP 核，这样就可以避免重复劳动、提高开发效率、减少设计和调试的时间，加速开发进程、降低开发成本，这样也大大缩短了产品上市时间、减轻了工程师的一个负担，也是业内的一个发展趋势。软核通常是以加密的形式提供，实际的用户是看不到内部的 RTL 代码的，但是它的布局布线是十分灵活的；同时，软核也是有缺点的。

其他硬件开发

2,425

社区成员

4,282

社区内容

发帖

与我相关

我的任务

社区管理员

加入社区

近7日
近30日
至今

加载中

查看更多榜单

社区公告

暂无公告

试试用AI创作助手写篇文章吧

+ 用AI写文章