-
等级
本版专家分：0结帖率 0% -
在vivado RS译码的核中设置参数（255,223），但输入255位，输出也是255位，错误原因是什么？展开阅读全文
-
等级
本版专家分：34522勋章
-
-
红花
2009年9月 硬件/嵌入开发大版内专家分月排行榜第一
2009年8月 硬件/嵌入开发大版内专家分月排行榜第一
2009年1月 硬件/嵌入开发大版内专家分月排行榜第一
2008年11月 硬件/嵌入开发大版内专家分月排行榜第一
2008年10月 硬件/嵌入开发大版内专家分月排行榜第一
-
-
黄花
2009年10月 硬件/嵌入开发大版内专家分月排行榜第二
2009年4月 硬件/嵌入开发大版内专家分月排行榜第二
2009年3月 硬件/嵌入开发大版内专家分月排行榜第二
2009年2月 硬件/嵌入开发大版内专家分月排行榜第二
2008年12月 硬件/嵌入开发大版内专家分月排行榜第二
-
-
蓝花
2009年7月 硬件/嵌入开发大版内专家分月排行榜第三
2009年6月 硬件/嵌入开发大版内专家分月排行榜第三
2009年5月 硬件/嵌入开发大版内专家分月排行榜第三
-
-
不会，帮不了你啊。刚上CSDN看到你的邀请，可惜帮不了你。
-
等级
本版专家分：0
-
https://wenku.baidu.com/view/e9811a365a8102d276a22fe8.html 这个也许能帮到你
- vivado的使用技巧整理
1、edf生成 ... 综合完成后会跳出个框框，选择open synthesis write_edif module.edf write_verilog -mode port module_stub.v(Vivado2015.3) write_verilog -mode...
- Vivado使用：综合篇（一）：介绍
整个综合篇的参考文档：《UG901》、《Xilinx新一代FPGA设计套件Vivado应用指南》、《Vivado从此开始》、《XilinxFPGA权威设计指南Vivado2014集成开发环境》等 Vivado工具是一个集成开发环境，包含了综合和实现环境...
- vivado使用方法
首先打开vivado2017.4 点击create project 点击next 为新建的工程起名字，路径和名字都不要有中文 起好名字后点击next 起好名字后点击next 选择RTL project，勾选do not specify sources at this time...
- Vivado使用与注意事项
变量声明必须在处理之前，否则，vivado不报错，直接把process reg a部分优化掉，所以建议所以变量都声明在文件顶部， always @(...) begin process reg a end reg a; axi stream data fifo 如果你不在block design...
- Vivado使用指南之：二、如何使用VIVADO 在线逻辑分析仪
一、在想要抓取的信号之前添加(* mark_debug = "true" *)、保存、编译。...直至出现如下页面右键clock domain-->select clock domain,选择抓取信号的参考时钟；注意：时钟的选取一定要选择free clock...
- Xilinx Vivado的使用详细介绍（2）：综合、实现、管脚分配、时钟设置、烧写
前面一篇介绍了从新建工程一直到编写代码进行行为仿真，这篇继续进行介绍。 修改器件型号 新建工程时选择过器件型号，如果新建好工程后需要修改型号，可以选择菜单Tools - Project Settings。...
- Xilinx Vivado的使用详细介绍（3）：使用IP核
IP核（IP Core）Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，...
- Vivado使用教程.pdf
对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试.
- Vivado使用误区与进阶.pdf
Vivado使用误区与进阶.pdf
- vivado使用感想
寒假学了一学期vivado也没有学出什么名堂；为了调试龙芯的五级流水CPU，今天肝了一下午结果还把vivado给摸清楚了，果然是以目标为导向最能出成绩。 vivado开发硬件的流程 写代码 模拟仿真simulation 运行程序 RTL...
- vivado使用入门
首先你需要到xilinx官网上下载vivado软件（这个软件确实很大，安装也有点困难） 安装之后点击打开是这个样子的 此时你应该还没有工程(project),就点击quick start或者在file中creat一个project。如图 或者 点击...
- Vivado使用技巧（1）：HDL编写技巧
在Vivado中进行HDL代码设计，不仅需要描述数字逻辑电路中的常用功能，还要考虑如何发挥Xilinx器件的架构优势。目前常用的HDL语言有三种。 （1）VHDL语言的优势有： 语法规则更加严格； 在HDL源代码中初始化RAM...
- Vivado使用误区与进阶
2019独角兽企业重金招聘Python工程师标准>>> ...
- xilinx vivado 使用VCS仿真
虽然modelsim 2019.2 确实比以前快多了，也不知道有没有如它所宣传的快了10倍，但是modelsim每次添加新的信号观察都要重新跑一遍，这个还是令人不太愉快，尽快投入VCS的怀抱吧。...【使用VCS+Verdi对Xilinx IP仿真】..
- Vivado使用技巧（28）：支持的Verilog语法
复杂的电路设计通常使用自顶向下的设计方法，设计过程中的不同阶段需要不同的设计规格。比如架构设计阶段，需要模块框图或算法状态机（ASM）图表这方面的设计说明。一个框图或算法的实现与寄存器（reg）和连线（wire...
- VIVADO使用DDS IP核
这里写自定义目录标题VIVADO使用DDS IP核介绍DDS固定频率的计算 VIVADO使用DDS IP核介绍 在使用DDS内核之前，我们需要知道DDS是什么东西，常用的DDS，在电子设计竞赛中我使用的DDS芯片是AD9954,AD9959，他们有较宽的...
- vivado使用心得（吐槽）
计组实验——vivado使用心得（吐槽）写在前面跑马灯实验 写在前面 计组实验又要用vivado和basys3板子了…上学期做数电实验也是用这两个东西，踩了各种坑，简直是心里阴影。这个学期主要是用vivado写CPU，用verilog ...
- Vivado使用技巧（8）：使用Vivado Simulator
Vivado Simulator基本操作 Vivado Simulator是一款硬件描述语言事件驱动的仿真器，支持功能仿真和时序仿真，支持VHDL、Verilog、SystemVerilog和混合语言仿真；点击运行仿真后界面如下所示： 工具栏中显示了...
- 4.1 Vivado使用技巧（2）：使用Vivado DocNav
查找文档资料，官方配套的DocNav最详细，推荐。...Vivado Design Suite User Guide Getting Started(ug910)里面推荐的vivado参考文档列表： 通过这些文档学习vivado 比看中文书籍更高效（个人觉得哈。） ...
- Vivado使用技巧（25）：Block Synthesis技术
本系列第22~24篇介绍了Vivado综合技术中的各个方面，这里先概述一下：Vivado综合支持使用多种策略（Strategy）和全局设置（Setting）。在RTL或XDC文件中，可以用综合属性来改写某些设置选项。目前设计越复杂，全局...
- Vivado使用技巧（24）：HDL/XDC中设置综合属性
Vivado综合工具支持直接在RTL文件或XDC文件中设置综合属性。如果Vivado识别出设置的属性，会创建与之相关的逻辑电路；如果不能识别设置的属性，会将该属性和值存放在生成的网表中。因为某些属性，比如LOC约束适用于...
- [Xilinx FPGA] #11 Vivado 使用技巧日常总结 [持续记录中]
目录 添加代码编辑器 Force Up-to-Date 压缩 BIT 文件 Messages 窗口 ...在 Vivado 里，使用者可以添加自己熟悉的代码编辑器，这里简单介绍添加 Notepad++ 的方法和过程 Tools - Setting - Text Edi...
- Vivado使用技巧（16）：SSN转换噪声分析
SSN概述 SSN（Simultaneously Switching Noise）分析可以估计I/O Bank中...比如数字电路设计中倾向于使用格雷码编码，正是因为两个相邻的数字用格雷码表示时只有1bit的差异，使得同时转换噪声最小。 SSN分析会将...
- vivado使用教程（二）部分属性设置
1、在vivado里面由很多信息，一般都符合一定的设计规则。命名、属性、定义、修改。 以message为例，除了stage信息都可以重新修改状态。 一般由三种状态，包括错误、严重警告和警告。 错误信息无法修改，必须查找...
- Vivado使用技巧（14）：使用时序约束向导
时序约束向导 打开综合设计或实现设计后，在Flow Navigator中点击Open Synthesized/Implemented Design目录下的Constraints Wizard可以打开时序约束向导（会要求选择一个target约束文件），弹出如下窗口： ...
- Vivado使用入门(数字电路实验)
介绍了vivado编程基础~
- 【ARM杯】vivado 使用IP example design 加速IP验证
很多时候工程师使用xilinx IP却不知道如何调用，如何配置，如何测试和如何仿真，这里请充分使用xilinx vivado 工具提供的example design，以IP 7系列的SERDES调用为例，我们可以在产生IP后打开工具自带的IP 参考设计...
- 【Vivado使用误区与进阶】在Vivado中实现ECO功能
关于Tcl在Vivado中的应用文章从Tcl的基本语法和在Vivado中的应用展开，继上篇《用Tcl定制Vivado设计实现流程》介绍了如何扩展甚至是定制FPGA设计实现流程后，引出了一个更细节的应用场景：如何利用Tcl在已完成布局...
- Vivado使用技巧（12）：设置DCI与内部参考电压
DCI与内部参考电压 Xilinx FPGA提供了DCI（Digitally Controlled Impedance）技术，包括两个功能：（1）.控制驱动器的输出阻抗；（2）.为驱动器或发送器添加一个并行端接，在传输线上得到精确的特征阻抗匹配，以...
- 【Vivado使用误区与进阶】XDC约束技巧——时钟篇
http://xilinx.eetop.cn/viewnews-2362