社区
其他硬件开发
帖子详情
求助 FPGA 特权同学 xilinx spartan6 串口问题
冯顶村吴彦祖
2018-08-04 02:34:34
黄色标注的是波特率高电平触发串口数据位传输。但是,我觉得在这个always块下,一个时钟上升沿就会触发一次数据为传输。因为一个波特率高电平期间会有多个时钟脉冲,有可能会在同一个波特率高电平期间,多个时钟会触发位传输,就不是按照波特率来传输数据了。我是这么理解的,不知道哪个地方没考虑到。新手,请多指教。
...全文
342
4
打赏
收藏
求助 FPGA 特权同学 xilinx spartan6 串口问题
黄色标注的是波特率高电平触发串口数据位传输。但是,我觉得在这个always块下,一个时钟上升沿就会触发一次数据为传输。因为一个波特率高电平期间会有多个时钟脉冲,有可能会在同一个波特率高电平期间,多个时钟会触发位传输,就不是按照波特率来传输数据了。我是这么理解的,不知道哪个地方没考虑到。新手,请多指教。
复制链接
扫一扫
分享
转发到动态
举报
写回复
配置赞助广告
用AI写文章
4 条
回复
切换为时间正序
请发表友善的回复…
发表回复
打赏红包
冯顶村吴彦祖
2018-09-12
打赏
举报
回复
看了你发的链接,多谢
大米粥哥哥
2018-08-24
打赏
举报
回复
具体看不出来 代码很多么 多贴点 特别是关于clk_bps的
可以参考 https://blog.csdn.net/qq_38204686/article/details/78185729
我是Trustintruth
2018-08-24
打赏
举报
回复
这种写法的占空比是多少呢?会不会是bps——clk只在一个系统时钟内拉高呢?
XILINX
FPGA
SPART
AN6
UART
串口
通信实验 VERILOG逻辑例程源码 ISE14.7工程文件.rar
XILINX
FPGA
SPART
AN6
UART
串口
通信实验 VERILOG逻辑例程源码 ISE14.7工程文件 module uart_test(clk50, rx, tx, reset); input clk50; input reset; input rx; output tx; wire clk; //clock for 9600 uart port ...
Atlys
FPGA
开发板—基于
Xilinx
Spart
an 6 LX45
FPGA
的完整易用的数字电路开发平台-电路方案
Atlys
FPGA
开发板是一块基于
Xilinx
Spart
an 6 LX45
FPGA
的完整易用的数字电路开发平台。其板载高端外围接口涵盖了千兆以太网、HDMI视频输入输出、128MByte DDR2存储阵列、音频及USB接口。因此Atlys对基于嵌入式...
Xilinx
FPGA
工程例子源码 VERILOG设计源码学习资料合集 (78个).zip
Xilinx
FPGA
工程例子源码 VERILOG设计源码78个合集: 1024点FFT快速傅立叶变换.zip AD7266的Verilog驱动程序.zip BOOTLOADER (基于Platform Flash).rar ChipScope使用示例.zip DDR SDRAM控制器verilog代码.zip DDR ...
fpga
_pc.rar_
FPGA
PC_RS232 VHDL
Xilinx
_rs232 VHDL
XILINX
_
spart
an
该源码实现了
XILINX
的
FPGA
(
Spart
an 3E)与计算机的通信,用到了rs232
串口
、ps/2键盘接口、lcd液晶,是学习
FPGA
很好的资料
Xilinx
Spart
an6
实现按键长按/短按,双按键长按/短按
FPGA
实现按键的长短按,并通过
串口
发送不同的码值
其他硬件开发
2,425
社区成员
4,282
社区内容
发帖
与我相关
我的任务
其他硬件开发
硬件/嵌入开发 其他硬件开发
复制链接
扫一扫
分享
社区描述
硬件/嵌入开发 其他硬件开发
社区管理员
加入社区
获取链接或二维码
近7日
近30日
至今
加载中
查看更多榜单
社区公告
暂无公告
试试用AI创作助手写篇文章吧
+ 用AI写文章