Cyclone V 开发中提示“The pin information for the Hard Processor System could not be ”

Miss_若星 2018-08-04 10:25:20


使用cyclone V 开发HPS时,在Qsys这一步上遇到问题,提示说:
Error: hps_0: The pin information for the Hard Processor System could not be determined. Please check whether your edition of Quartus Prime supports the selected device.
是破解的版本,又怀疑是软件版本问题,就卸了15.1,装上了18.0.0,结果还是一样,
请各位大佬帮忙看一看这是怎么个情况啊
...全文
1013 回复 打赏 收藏 举报
写回复
用AI写文章
回复
切换为时间正序
请发表友善的回复…
发表回复
打开链接下载源码: https://pan.quark.cn/s/a4b39357ea24 DE1-SOC开发套件是采用Altera的Cyclone V SoC FPGA构建的一个硬件平台,它为嵌入式系统的开发者们构建了一个融合了处理器与FPGA功能的集成实验平台。这份用户手册系统性地阐述了运用这款开发板开展项目开发及学习的方法。 第1章:DE1-SOC开发套件 在这一章节,主要阐述了DE1-SOC开发套件的核心构成,包括用户在采购时可以预见的包装构成。通常,开发套件会包含DE1-SOC主板、电源适配器、连接线缆以及必须的软件和文档光盘。除此之外,用户还可以了解到如何获取帮助和支持,以便在遭遇问题时能够迅速处理。 第2章:DE1-SOC主板介绍 本章深入剖析了DE1-SOC主板的设计布局和构成组件。开发者可以认识到主板上的各种物理构成部分,例如GPIO接口、存储器、处理器等。同时,通过板级的模块图示,用户能够掌握各个模块的功能及其相互间的连接联系,这对于把握系统的整体构造非常关键。 第3章:使用DE1-SOC主板 在这一部分,用户将学习到如何设置和运用DE1-SOC主板。介绍了FPGA配置模式的设定,这是将用户设计加载至FPGA的必要步骤。随后,详细说明了如何配置Cyclone V SoC FPGA,这个过程可能需要运用硬件描述语言(比如Verilog或VHDL)编程和Quartus II这类集成开发环境。接下来,本章还涵盖了板级状态组件,这些组件展示了FPGA和系统的运行情形,对于故障诊断十分有益。此外,板上复位组件的应用方法也在此部分提供,确保用户能够准确控制系统的启动和重置。关于时钟电路的说明,解释了如何管理和生成不同频段的时钟信号,这对构建高性能数字系统来...

568

社区成员

发帖
与我相关
我的任务
社区描述
英特尔® 边缘计算,聚焦于边缘计算、AI、IoT等领域,为开发者提供丰富的开发资源、创新技术、解决方案与行业活动。
社区管理员
  • 英特尔技术社区
  • shere_lin
加入社区
  • 近7日
  • 近30日
  • 至今
社区公告
暂无公告

试试用AI创作助手写篇文章吧