参考Cache一致性协议。假设两个CPU修改同一个地址的数据，一开始都在cache中，都是有效的，那么cpu1修改自己的缓存行的时候，由于硬件同步机制，cpu2 cache中的对应地址就失效了，之后cpu2写该地址的时候，同步机制会先保证cpu1 cache中缓存的有效数据和主存一致（取决于写策略是WB还是WT），cpu2修改自己的缓存同样也会使cpu1 cache中的对应地址失效。